～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～
［第１９回］
●ＶＨＤＬプログラムのコンパイル
ＶＨＤＬプログラムの作成が完了したら、いよいよＣＰＬＤに書き込むための準備にかかります。
今まで説明してきましたＶＨＤＬプログラムは人間が理解し易いようにということで作り出された高級言語で、ターゲットこそＣＰＬＤ、ＦＰＧＡかＣＰＵかの違いはあるものの、ＢＡＳＩＣとかＣ言語とかというようなプログラム言語と同じようなものです。
Ｃ言語などは人間に分かり易い文法のもとで記述しますがそのままではＣＰＵを実行させることができません。
コンパイラを通すことでＣＰＵが実行できるマシンコードに置き換える作業が必要です。
ＢＡＳＩＣにもコンパイラ型がありますが、当社のＺＢ３ＢＡＳＩＣはインタプリタです。
コンパイラは事前にマシン語コードに変換しますが、インタプリタは実行時にマシン語プログラムに置き換えます。
いずれにしても最終的にマシン語コードに置き換える点ではコンパイラもインタプリタも同じです。
ＶＨＤＬプログラムも全く同じで、コンパイラによってＣＰＬＤ、ＦＰＧＡに書き込むことができる形の言語コードに置き換える必要があります。
ＡＬＴＥＲＡのＣＰＬＤの場合は総合開発環境ＱＵＡＲＴＵＳⅡのもとでＶＨＤＬソースプログラムをコンパイルします。
本当はＱＵＡＲＴＵＳⅡを起動して、ターゲットにするＣＰＬＤの型名を設定するなどの初期的な手続きが必要なのですが、そのことについてはいずれ説明することにして、ここではＶＨＤＬソースプログラムが出来上がって、それをコンパイルするところから説明することにします。
Ｐｒｏｃｅｓｓｉｎｇをクリックして開くメニューのＳｔａｒｔ Ｃｏｍｐｉｌａｔｉｏｎをクリックすることでコンパイル作業が開始されます。
この画面は少し前に作成しましたので、［第１４回］のプログラム変更前のプログラムリストが表示されています。
ま、しかし、基本的なところでの違いはありません。
コンパイルに成功すると下のメッセージが表示されます。
一度でＳＵＣＣＥＳＳすることはまず稀で大抵はいっぱいエラーメッセージが表示されて、そこでコンパイルは打ち切られてしまいます。
エラーメッセージを読んで何がどう間違っているのかを理解してそこを訂正して再びコンパイルします。
慣れないうちはエラーメッセージの意味するところすら理解できなくて悩むことになると思いますが、慣れてくるにつれてエラーメッセージの意味するところが理解できるようになります。
エラーメッセージのほかにも警告メッセージ（ｗａｒｎｉｎｇ）がたくさん出されます。
ｗａｒｎｉｎｇは文法としては間違っていないけれどもそのままＣＰＬＤに書き込んだ場合に誤動作につながる可能性があるところなどを指摘するメッセージです。
これはエラーではないので、最終的なファイルは作成されます。
ｗａｒｎｉｎｇはＦｌｏｗ Ｍｅｓｓａｇｅｓで確認することができます。
多くは意図しないヒゲなどによって誤ったラッチ動作が行なわれる可能性などを指摘するｗａｒｎｉｎｇですが、ロジック回路に間違いがないことがわかっていれば無視しても構わないでしょう。
意味不明のメッセージもありますが、あまりそこにこだわっていると先に進めません。
コンパイルがエラーメッセージなしで完了したなら、ターゲットに書き込むところまで進めますから、とにかくターゲットに書き込んでまずは動作させてみて、期待通りに働いてくれるかどうかを見てから、納得できないところがあれば、そこでメッセージをあらためて確認してみてもよいのでは、と思います。
ところで。
さきほどのコンパイル完了のところの画面ですが、そこではターゲットにしているＣＰＬＤの資源のうち何％を使用しているかが表示されています。
今回のプログラムの場合には以下の通りです。
Ｔｏｔａｌ ｍａｃｒｏｃｅｌｌｓ １８／３２（５６％）
Ｔｏｔａｌ ｐｉｎｓ ２９／３６（８１％）
ｐｉｎｓ（端子）は使っているだけの数値になりますから、その通りですが、今回程度の回路でｍａｃｒｏｃｅｌｌｓを５６％も消費してしまうのはなぜでしょうか？
それを理解するには、やっぱりＣＰＬＤの構造を知る必要がありそうです。
次回に続きます。
ＣＰＬＤ入門！［第１９回］
２０１９．３．８ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る