ｈｂｌｎｋｗｋ２は１文字の表示の遅れを調整するための信号です（［第４８回］参照）。
だとするとこのｅｌｓｉｆ文は必要な文のはずですが…。
［第５０回］に書いていますように、このｅｌｓｉｆ文をコメント文ではなくすると、おかしな動作になります。
水平方向は８０字表示のはずなのに、左端の１文字しか表示されなくなってしまいます。
オシロで確認してみますと、ｈｂｌｎｋｗｋ２が立ち上がってからすぐに落ちてしまうことがわかりました。
上側（ＣＨ１）がｈｂｌｎｋｗｋ２で下側（ＣＨ２）がｈｂｌｎｋｗｋです。
水平軸を１０倍にしてみました。
確かにおかしいです。
ｈｂｌｎｋｗｋ２がｈｂｌｎｋｗｋに１文字分遅れて立ち上がっているところはプログラム通りなのですが、そのあと１文字表示期間後にすぐに落ちてしまっています。
そこでさきほどのｅｌｓｉｆ文をコメント文にすると、まともな信号になります。
なぜこのようなおかしなことになってしまうのか、その時点では全く見当もつきませんでした。
これには悩みました。
とにかくｅｌｓｉｆ文をコメント文にすれば、正常に表示するようになるのですが、そのままでは一番左に表示されている「ゴミ」が消えてくれません。
仕方がないので水平同期信号を１文字分ずらしたところ、左側のゴミ表示の１文字分が画面の左端に隠れて見えなくなりました。
まあ、ごまかしですが、この時点ではその方法しか思いつかなかったので、そういうことにしました。
今回のＣＲＴＩＦ用のＶＨＤＬプログラムでも全く同じ状態だったのですが、このままにしておくのはどうにも気が進みません。
こんなばかなことはないはず、ということであれこれ試行錯誤を重ねました。
同じようなことを繰り返し試しておよそ３日ほどを費やしてしまったと思います。
これは長い間の経験から得たほとんど確信のようなものなのですが。
繰り返し試しても良い結果が得られず、もう諦めてしまおう、と思ってもそこで投げてしまってはいけません。
もう駄目だ、と思ったときにこそ、もう一回トライしてみると、意外にもそれまで目の前に立ちはだかっていたどうにもならない壁が瓦解してあっけなく解決してしまいます。
今回もそういうことでした。
前回書きましたＣＲＴＩＦ用のプログラムがその解決策でした。
複数の別々の信号があって、それらはそれぞれ別々のタイミングで動作するけれど、いずれの信号も同じ１つの信号によって動作するような場合に、私はそういう信号は１つのＰＲＯＣＥＳＳ文にまとめて記述してしまってもよい、と考えていました。
たとえば今回のｈｂｌｎｋｗｋ、ｈｂｌｎｋｗｋ２、ｈｓｙｎｃｗｋはいずれもｃｎｔｒ２によって動作します。
そういうケースです。
ところがそれではまずい場合があるようです。
同じ１つの信号によって動作する信号回路でも、それぞれ別個のＰＲＯＣＥＳＳ文で記述しないと誤動作につながる場合があるようです。
回路図の場合には当然のこととして、同じ１つの信号をもとにして、そこに複数の回路をつなげたりします。
ＶＨＤＬプログラムの場合に１つのＰＲＯＣＥＳＳ文で複数の信号の動作を記述すると、なんでしょうかよくわかりませんが、一種の寄生回路のようなものが生成されてしまって、それが思わぬ誤動作を引き起こしてしまうことがあるようです。
このことがＭＡＸ７０００Ｓに固有のクセのようなものなのか、あるいは一般的にＶＨＤＬで記述する場合の暗黙のタブーなのかはよくわかりません。
インターネットでざっと調べてみたのですが、そういうことを明示しているところには行き当たりませんでした。
とにかく。
どうやらそういうことらしい、という結論が得られましたので、前回お見せしましたように、ＣＲＴＩＦ用のＶＨＤＬプログラムではそのように書くことで正しい結果が得られました。
その結果を受けて、ＶＧＡＩＦ用のＶＨＤＬプログラムも同じように、ｈｂｌｎｋｗｋ、ｈｂｌｎｋｗｋ２、ｈｓｙｎｃｗｋをそれぞれ別のＰＲＯＣＥＳＳ文に分けて記述したところ、ｅｌｓｉｆ文をコメント行にすることなく正常に表示されるようになりました。
これにてようやく一件落着です。
ＣＰＬＤ入門！［第５５回］
２０１９．６．２ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る