ＣＰ／ＭがＴＫ－８０互換のワンボードマイコンの上で復活します
ＮＤ８０ＺⅢとＭＹＣＰＵ８０の上でＣＰ／Ｍが走ります！
［第２９０回］
●まだ誤動作のタネは残っています
何回かにわたって長々と説明をしてきました、Ｚ８０で追加された命令が原因で発生する誤動作につきましては、前回の回路にて見事にクリアできたのでありますが。
まだ誤動作のタネは残っておりました。
今回はＺ８０に起因する誤動作ではありません。
もともとのＩＭＳＡＩ８０８０でも発生したはずの誤動作についてです。
あ。
私はＩＭＳＡＩ８０８０をさわったことはありませんから、もちろんそれは単なる推測です。
しかしＩＭＳＡＩ８０８０の回路図を見る限り、そしてその回路動作を基本的にそのまま踏襲しておりますＥ－８０（仮称）ミニコンの試作回路での実証によりまして、ＩＭＳＡＩ８０８０でもおそらく同じ誤動作が発生したであろうことは、ほとんど確実と言ってもよいと思っています。
どういうことかといいますと。
すでに何回も説明しておりますように、Ｅ－８０（仮称）ミニコンのフロントパネルのＲＥＡＤ（アドレスセット＆リード）やＲＥＡＤ ＮＥＸＴ（アドレスインクリメント＆リード）の操作は、ＷＡＩＴ信号によってＣＰＵを一時停止させておいて、データバスにＪＰ命令コード（Ｃ３Ｈ）またはＮＯＰ命令コード（００Ｈ）を強制的に挿入して、それを実行させることで実現しています。
そのためにはＷＡＩＴ信号でＣＰＵを停止させるときに必ずＭ１（ＯＰコードフェッチサイクル）で停止させておく必要があります。
さらにＺ８０ではそれでも十分ではなくて、２バイトの命令コードの場合には１番目のＯＰコードフェッチサイクルで停止させなければなりません。
前回までの回路において、そのように対策したはずなのでありますが。
まだ、Ｍ１サイクル以外で停止して、そこでＲＥＡＤ、ＲＥＡＤ ＮＥＸＴなどのスイッチ操作が行われてしまう場合があるのです。
それは、ＳＴＥＰ操作の後で発生します。
●ＳＴＥＰ操作の後で発生する誤動作
ＳＴＥＰ操作につきましては［第２８４回］で説明をいたしました。
そのときの回路図を再掲いたします。
ＳＴＥＰ回路もＲＥＡＤ、ＲＥＡＤ ＮＥＸＴなどの回路と同じように、ＳＴＯＰスイッチの入力後に操作可能になります。
当然そのときはＭ１（ＯＰコードフェッチサイクル）でＣＰＵが停止しているのですが。
しかし、ＳＴＥＰ回路は一旦動作すると、Ｍ１サイクル（ＯＰコードフェッチサイクル）とは無関係に機能します。
回路図を見ていただきますと分かりますように、ＳＴＥＰ回路はＭＲＥＱやＭ１に束縛されない形で独立してＷＡＩＴ信号をコントロールしています。
ＳＴＥＰ回路のＷＡＩＴ信号の出力タイミングはＲＤ信号とＷＲ信号によって決められています。
ＳＴＥＰスイッチを押すとＷＡＩＴ信号が解除されて、その結果待たされていたマシンサイクルが実行されます。
マシンサイクルが完了すると必ずＲＤもＷＲもアクティブでない期間が現れます（マシンサイクルとマシンサイクルの間にはＲＤもＷＲもない期間が存在します）。
すると再びＷＡＩＴ信号がアクティブになって、ＣＰＵは次のマシンサイクルで停止します。
上の説明ではマシンサイクルを強調するために文字を着色して示しました。
ＳＴＥＰ動作ではＣＰＵはマシンサイクルごとに停止します。
具体的な例としてアドレス０１２３にＤ３、アドレス０１２４にＦＦという命令コードが書いてあって、それをＳＴＥＰスイッチによって１ステップずつ動作させてみる場合を考えてみます。
Ｄ３ＦＦ は ＯＵＴ （ＦＦ），Ａ のマシン語コードです。
最初にアドレスＬＥＤに０１２３が表示されていて、データＬＥＤにＤ３が表示されているところから操作を開始します。
これはＳＴＯＰスイッチを押してＣＰＵを停止させ、パネルスイッチを０１２３にセットして、ＲＥＡＤスイッチによって、その状態にしたあとと考えてください。
当然このときにはＭＥＭＲＤとＭ１を示すＬＥＤが点灯しています。
ＣＰＵがＭ１（ＯＰコードフェッチサイクル）であることを示しています。
ここでＳＴＥＰスイッチを押すと、アドレスＬＥＤは０１２４になり、データＬＥＤはＦＦになります。
ＭＥＭＲＤを示すＬＥＤは点灯したままですが、Ｍ１を示すＬＥＤは消灯します。
ＣＰＵはメモリからデータ（この場合はＩ／Ｏアドレス値）を読むマシンサイクルであることを示しています。
ここでもう一度ＳＴＥＰスイッチを押すと、アドレスＬＥＤの下位８ビットにはＦＦが表示され、データＬＥＤにはＡレジスタの値が表示されます。
このときＩＯＷＲを示すＬＥＤが点灯します。
Ｉ／Ｏアドレスにデータを出力するＩ／Ｏ ＷＲＩＴＥマシンサイクルであることを示しています。
さてこの状態のときに、ＲＥＡＤスイッチを操作して、新しいメモリアドレスを設定しようとしたら、どのようなことがおきるでしょうか？
ＲＥＡＤスイッチを押すと、データバスにはＪＰ命令のコード Ｃ３ が強制的に挿入されます。
しかしそのときＣＰＵはＩ／ＯアドレスＦＦにデータを出力するマシンサイクルで停止していたはずです。
その結果、データバスはＣＰＵから出力されるＡレジスタの値とＲＥＡＤ回路から出力されたＣ３Ｈがぶつかった状態となり、その値がＩ／ＯアドレスＦＦに出力され、続いてパネルスイッチの下位８ビットと上位８ビットがその順番でＣＰＵに読み込まれ、命令コードとして解読されて実行されてしまいます。
この場合、ＲＥＡＤ回路によってデータバスに挿入されたＣ３Ｈは命令コードとしてではなくて、Ｉ／Ｏ出力データとして処理されてしまいます。
これより１つ前のステップ、ＣＰＵがＩ／ＯアドレスＦＦを読んでいるときのマシンサイクルでＲＥＡＤスイッチを押したときも同様のことが起こります。
その場合には、ＲＥＡＤ回路によってデータバスに挿入されたＣ３Ｈは命令コードとしてではなくて、Ｉ／ＯアドレスとしてＣＰＵに読み込まれます。
いずれの場合でもＣ３ＨはＪＰ命令として解読されないために、期待されるＲＥＡＤの動作にはなりません。
そのもう１つ前のステップ、ＣＰＵがＤ３Ｈを読み込んでいるとき、つまりＭ１（ＯＰコードフェッチサイクル）で停止しているときにＲＥＡＤスイッチを押せば、期待した通りのＲＥＡＤの動作になります。
また ＯＵＴ （ＦＦ），Ａ の次のステップに進んで、次の命令のＭ１（ＯＰコードフェッチサイクル）になったときにＲＥＡＤスイッチを押した場合にも、期待した通りにＲＥＡＤの動作が行われます。
今までに説明をしてきましたような誤動作を避けるために、ＳＴＯＰ回路は第一ＯＰコードフェッチサイクル以外では停止しない仕組みにしたのですが、ＳＴＥＰ回路はその仕組みの外で動作するために、ＯＰコードフェッチサイクル以外のマシンサイクルで停止することも出来、そのときにＲＥＡＤ、ＲＥＡＤ ＮＥＸＴなどの操作を行えば、依然として誤動作してしまうことになるのです。
最初に書きましたように、このことはＺ８０の問題ではなくてＣＰＵが８０８０であっても、全く同じことになったはずです。
ＩＭＳＡＩ８０８０でも同じことが起きたはずなのですが、それについてはどのように対処されていたのでしょうか？
ＩＭＳＡＩ８０８０のＵＳＥＲ ＭＡＮＵＡＬをざっと読んでみた限りでは、そのことに関しての注意書きなどは無いようでした（私の読み方が悪いのかもしれません。どこかに書いてあるのかも）。
ただ一般的なプログラムの書き込みやメモリ読み出し（もっぱら書き込みが正しく行なわれたかを確認するためとして説明されています）はアドレス００００Ｈから、となっていて、その場合にはＲＥＳＥＴしてから始める、というように説明されています。
すでに説明をしておりますように、ＲＥＡＤ、ＲＥＡＤ ＮＥＸＴなどの操作に先立ってＲＥＳＥＴするようにすれば、今まで説明をしてきましたような誤動作は発生しません。
しかし本当にいつもＲＥＳＥＴしてから、そのような操作が行なわれるのでしょうか？
たとえば。
入力したプログラムが期待した通りに動作しなかった場合には、ＳＴＥＰ操作によって１ステップずつ実行しながら、どこで動作が食い違っているのか、などを確認することになります（実際にＳＴＥＰ機能はそのためにあります）。
あるところまでＳＴＥＰを進めてきた結果、どこを直せばよいかがわかったとします。
すると、ＣＰＵが今どのマシンサイクルで停止しているのかということは考慮されることなく、いきなり書き換えるべきアドレスをパネルスイッチに設定し、ＲＥＡＤスイッチでそのメモリアドレスを呼び出し、続いてＷＲＩＴＥの操作をする…、というような操作が行なわれるのではないでしょうか。
ええ。
私の場合にはついそのように操作してしまい、
「あれ、アドレスが設定されない？」
で、やっと「ああ、そうか」と気づいて、そこでＲＥＳＥＴしてから、ＲＥＡＤの操作を行なう、ということを何度も経験してしまいました。
これは、まあ、「慣れる」ということもありますから、ＲＥＳＥＴすることがクセになってしまえば、すべてＯＫよ、ということなのかもしれません。
どうもＩＭＳＡＩ８０８０の場合には、そのように慣れておしまいなさいよ、ということだったようであります。
しかし、すべてのユーザーがそのように慣れておしまいになるかどうかはなんとも保証の限りではありません。
私のように性懲りも無く何回もついそのように操作してしまうユーザー様もいらっしゃいますでありましょう。
問題はそのたびにデータバスで衝突が起きるということです。
今回のケースでは、ＳＴＥＰ操作で、ＣＰＵが ＯＵＴ （ＦＦ），Ａ のＩ／Ｏ ＷＲＩＴＥマシンサイクルで停止しているときにＲＥＡＤまたはＲＥＡＤ ＮＥＸＴの操作（ＷＲＩＴＥ、ＷＲＩＴＥ ＮＥＸＴでも同じ）を行なうと、ＣＰＵから出力されたＡレジスタの値と、回路から出力されたＣ３Ｈまたは００Ｈがデータバス上で衝突します。
Ｉ／Ｏ ＷＲＩＴＥ以外は衝突しないかといいますと、そういうことではありません。
［第２８６回］で説明しましたように、ＲＥＡＤ（アドレスセット＆ＲＥＡＤ）の場合には、ＲＥＡＤ回路から出力されるパネルスイッチの値と、ＣＰＵがスタックに保存しようとして出力するアドレス値とが２サイクルにわたって衝突します。
その衝突している時間はＣＰＵクロックに依存しますがクロック２ＭＨｚでもたかだか数マイクロ秒です。
しかしワーストのケースはＣＰＵがＦＦＨを出力しているときに、回路からＮＯＰ（００Ｈ）が出力されるときで、このときはＣＰＵとＨＣＭＯＳゲートの出力がＤ０～Ｄ７の全ビットでショートします。
それはかなりこわいことなので、試して確かめてみようなどとはとてもとても思いもよらぬことです。
実際、たとえ数マイクロ秒とはいえ、これは相当にコワいです。
こんなことを繰り返しておりますと、そのうちにＣＰＵかＣＭＯＳゲートのどちらかが、あるいはその両方が突然プッツンしてお亡くなりになってしまわれるかもしれません。
それを考えると怖くて夜もおちおち寝てなどおられませぬ。
そういうことになりますと、これはやっぱりなんとか対策しないことにはいきませぬでしょう。
本日は時間がなくなってしまいましたので、この続きは次回にすることにいたします。
ワンボードマイコンでＣＰ／Ｍを！［第２９０回］
２０１３．１．１１ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る