標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第１３２回］

●７４ＨＣ２８３の真理表の説明です

あっというまにクリスマスが終わってしまいました。
それでは、落ち着いて何かができるか、といいますと、なんたって「師走」っていうくらいですから、もう、気ぜわしくてたまりません。
じきに大晦日です。
除夜の鐘をつきにいって（近くのお寺で、一回１０円でつかせてくれるんですよ）、それでもう「あけましておめでとうございます」です。
なんだか、もう、あれこれ、書いている気分ではありませんね。

そんな状況ですから、当連載も、落ち着かず、細切れ状態で、年を越してしまいそうです。

で、細切れの続きです。
前回、４ｂｉｔ　Ｆｕｌｌ　Ａｄｄｅｒ７４ＨＣ２８３の真理表の説明を予約いたしました。
７４ＨＣ２８３の真理表は前回お見せしましたが、もう一度、再掲いたします。


［出典］Ｎａｔｉｏｎａｌ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社ＭＭ７４ＨＣ２８３ＤａｔａＳｈｅｅｔ

ちょっと見ただけでは、いったい何が書いてあるのか、よくわかりません。
この表は、本当は別々に書くところを、まとめてひとつにしてしまったものです。
Ａ１、Ａ３やＢ１、Ｂ３のように、ひとつの列に２つの端子名が書いてあります。
ここは

と、

の２つのグループの表をひとつにしてしまったものです。
この２つの表はまったく同じ値になるので、そのようにしてしまったのでしょう。
え？
やっぱり、わからない？

この表はＡ１〜Ａ４の４ビットと、Ｂ１〜Ｂ４の４ビットを加算したときの、入力と出力の関係を示したものです。
Ａ１〜Ａ２＋Ｂ１〜Ｂ２の下位２ビットどうしの加算と、Ａ３〜Ａ４＋Ｂ３〜Ｂ４の上位２ビットの加算は、２ビットの計算として切り離せば同じことなので、そのような表になっているのです。

１０進数の計算でも、たとえば１２３４＋５６７８の計算は、桁上がりを考慮しなければ、１２＋５６、３４＋７８と２つに分けて計算することが可能で、その場合に、上位２桁と下位２桁の計算ルールは全く同じです。
ちなみに、その計算は、３４＋７８＝１１２、１２＋５６＝６８で、下位からの繰り上がり（キャリー）を上位の結果に加算して、６９と１２を合体させた、６９１２が答えになります。

さきほどの表の前のグループは、Ａ１〜Ａ２＋Ｂ１〜Ｂ２の下位２ビットの加算について、その下の桁からのキャリーがない場合（Ｃ０＝Ｌ）とキャリーがある場合（Ｃ０＝Ｈ）のそれぞれについて、計算結果の２ビット（Σ１、Σ２）と上位桁へのキャリー（Ｃ２）の値を示したものです。
後のグループは、Ａ３〜Ａ４＋Ｂ３〜Ｂ４の上位２ビットの加算について、その下の桁からのキャリーがない場合（Ｃ２＝Ｌ）とキャリーがある場合（Ｃ２＝Ｈ）のそれぞれについて、計算結果の２ビット（Σ３、Σ４）と上位桁へのキャリー（Ｃ４）の値を示したものです。
計算のルールが同じなので、表の中身も同じになるのです。

●表のＨ、Ｌを１、０に置き換えてみます

表の意味はそういうことなのですが、でもやっぱり、よくわからない、かもしれません。
もう少し、わかりやすくしてみましょう。
すでに説明しましたように、下位２ビットの計算と、上位２ビットの計算は全く同じですから、下位２ビットについてだけ、考えてみます。
（本当は２ビットに分けないで、１ビットずつに分解して考えても、各ビットは同じになってしまうのですけれど、それについては、またあとで説明をいたします）

加算回路なのですから、このように、Ｈ、Ｌではなくて、１と０に置き換えたほうがわかりやすくなります。
この表をさらに、下のように並べ替えます。

Ａ１、Ａ２とＢ１、Ｂ２が隣同士になるように、並べ替えました。
ＡもＢも２ビットですから、その組み合わせは、それぞれ、００、０１、１０、１１の４通りです。これを１０進数に直せば、０、１、２、３になります。
つまり、この表は０〜３＋０〜３の計算の全ての場合を示しているのです。
表の下に上の各行の計算を１０進数の計算に直したものをつけ加えました。
まずは下位桁からのキャリーがない場合（Ｃ０＝０）について示してあります。
計算結果が３よりも大きくなると、上位桁への繰り上がり（キャリー、Ｃ２）が発生します。
表で、結果が４〜６のときは、その後ろに（）で、結果の２ビットが、０〜２になって、キャリー（Ｃ）が発生することを、示しています。

次に同じことを、下位桁からのキャリーがある場合（Ｃ０＝１）について示します。
計算結果はもとの表の右側（Ｃ０＝Ｈ）の部分になります。

どちらの表も、いまひとつ、数の並びが面白くありません。
これは、もとの表が、Ａ１、Ｂ１、Ａ２、Ｂ２の並びになっていて、それを４ビットの入力信号として扱っているためです。
数の加算回路なのですけれど、ＡＮＤやＯＲなどの論理回路と同じ扱いなのですね。

●じつは、論理回路なのです

というのも、このレベルでは、数値演算回路というよりも、論理演算回路といったほうがなじみやすいレベルなのです。
計算結果の表なのに、ＨとＬを使って、真理表（Ｔｒｕｔｈ　Ｔａｂｌｅ）などと表現しているのは、多分そういった意味合いからなのだと思われます。

そこで、そのあたりをもう少し掘り下げて、考えてみたいと思います。

●加算回路の論理的考察

なんて、格好つけてしまいました。
上の方で、「じつは１ビットに分解できる」と書きました。
そこで、まず、１ビットと１ビットの加算について考えてみます。
さきほどの表で、Ａ１＋Ｂ１＝Σ１（とキャリー）のところだけ、抜き出してみます。

まずは下位桁からのキャリーは無い場合（Ｃ０＝０）について考えてみます。
Ｃ０が邪魔ですから、外してしまいましょう。

そうすると、こうなります。

この表って、どこかで見たような…。
ほら。

入力がＡ１とＢ１で出力がＹ１という、この表は？
そうです。２入力ＯＲゲート（７４ＨＣ３２など）の真理表です。
あっと、残念。一番下だけ、結果が逆になっています。
でもよく、似ていますね。ＯＲは日本語では、「論理和」といいます。やっぱり足し算なんですよ。

そして、Ｃ１に注目すると。

この表のＹ１が、Ｃ１と同じになっています。
では、この表は？
もう、わかりますよね。２入力ＡＮＤゲート（７４ＨＣ０８など）の真理表です。
すると、Ａ１＋Ｂ１＝Ｙ１＋Ｃという回路は、みんながよく知っているゲートＩＣで簡単に組めてしまうことがわかります。

はい。こういう回路になります。

●Ｈａｌｆ　Ａｄｄｅｒ回路

上位桁へのキャリー出力はありますが、下位桁からのキャリー入力はありません。ちょいと中途半端ですから、Ｈａｌｆ　Ａｄｄｅｒ（半加算）回路です。
キャリー出力はＡＮＤ回路からの出力そのままです。
結果の出力Ｙ１はＯＲ回路の出力に近いのですが、残念ながら、Ａ１＝１、Ｂ１＝１のときだけ結果が０になっていました。
Ａ１＝１、Ｂ１＝１というのは、Ｃ１＝１のときですから、ＡＮＤの出力を利用して、図のように、Ｃ１＝１のときは、Ｙ１＝０になるようにしてやれば、上の真理表のとおりになります。

ほうら、加算回路なんて難しそうに思っていたかもしれませんけれど、わりと簡単な論理回路になってしまいましたでしょ？

さて、この次は、下位桁からのキャリーを含めた、Ｆｕｌｌ　Ａｄｄｅｒ（全加算）回路の説明にいくわけなのですが、時間がなくなってしまいました。
この続きは、また次回にいたします。
２００８．１２．２６ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る