標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第１９９回］

●ＡＤＤ、ＳＵＢ、ＣＭＰ命令の回路の説明（タイミングチャートを見ながら）

ＡＤＤ〜ＣＭＰ命令の回路で大変だったのはキャリーフラグの処理でした。
回路そのものを考えるよりも、それを説明する方が、なかなかに大変でした。
でも、それも、やっと前回まででなんとか終了いたしました。

もう、これで、算術演算命令回路の説明は終わり！
というつもりで、前に戻って読みなおしてみましたら、タイミングチャートのあたりは、お見せしただけで、どうも素通りしてしまったようです。
キャリーフラグの処理さえ片付ければ、その他の回路は簡単なものですし、タイミングチャートも、とりたてて複雑なものではありません。
ざっと目を通していただければ、特に難しいところは無いと思いますけれど、でも、まあ、仕上げのつもりで、簡単に説明をすることにいたします。

●ほとんどの回路は、論理演算命令と同じ

論理演算命令と同じ、共通の回路部分については、［第１７９回］で説明をしました。
ずいぶん前のことになってしまいましたから、私同様に少々痴呆気味で、もうすっかり忘れてしまったよ、とおっしゃるお方は、もう一度、ざっと読み直してくださいませ。

ＡＬＵ回路は、ＡＮＤ、ＯＲ、ＸＯＲとＡＤＤ（加算器）の回路が、演算の中心回路で、その入り口部分で、Ａレジスタの値を、ＡＬＵのレジスタ”Ａ”に格納し、演算のもう一方の値である、レジスタかメモリか定数値を、レジスタ”Ｂ”に格納すれば、その二つの値の間の演算は、それぞれの演算回路によって、タイミングとは無関係にただちに行われ、その演算結果は、結果の出力をゲートしている、それぞれの演算回路の終端の７４ＨＣ２４４の入力に、そのまま伝えられます。

このレジスタ”Ａ”とレジスタ”Ｂ”にそれぞれの値をセットするところまでのタイミングチャート、回路は、どの命令もほとんど同じです。
ただ、ＳＵＢ、ＳＢＢ、ＳＵＩ、ＳＢＩ、ＣＭＰ、ＣＰＩの減算および比較命令は、レジスタ”Ｂ”に、そのときの内部データバスの値を反転して格納するために、インバータ回路を通すところだけが少し異なっています。

算術演算命令のタイミングチャートは、［第１９１回］●ＡＤＤ命令、ＡＤＣ命令、ＡＤＩ命令、ＡＣＩ命令のタイミングチャート、および●ＳＵＢ命令、ＳＢＢ命令、ＳＵＩ命令、ＳＢＩ命令のタイミングチャート、および●ＣＭＰ命令、ＣＰＩ命令のタイミングチャート、で説明をしていますので、そちらを参照していただきながら、下の説明を読んでいただくと、よりわかりやすいと思います。

Ｍ２の期間にＡレジスタの値が内部データバスに読み出され、Ｔ４のｒｅｇ”Ａ”ＷＲ信号によって、ＡＬＵのレジスタ”Ａ”に書き込まれます。
次のＭ５の期間には、命令によって、Ａ〜Ｌレジスタか、メモリか、ＯＰコードの次のメモリアドレスにある定数値、のいずれかが内部データバスに読み出され、Ｔ６のｒｅｇ”Ｂ”ＷＲ信号によってＡＬＵのレジスタ”Ｂ”に書き込まれます。
ここまでの回路はＡＬＵ関係の全ての命令に共通しています。
その共通部分の回路図は［第１７９回］●ＡＬＵのレジスタ”Ａ”とレジスタ”Ｂ”の回路、および●ＡＬＵ命令のデコード回路、にあります。

ただし、すでに説明しましたように、減算命令（ＳＵＢ、ＳＢＢ、ＳＵＩ、ＳＢＩ）と比較命令（ＣＭＰ、ＣＰＩ）では、Ｍ３のときにＩＮＶｓｅｌがアクティブになり、それによって内部データバスの値が反転されてＡＬＵのレジスタ”Ｂ”に書き込まれます。
そのＩＮＶｓｅｌを含めて、算術演算命令だけの回路部分については、［第１９１回］でお見せしていますので、そちらも参照していただくと、よりわかりやすいと思います。

●算術演算命令の回路の説明

その回路は、ＳＵＢ、ＳＢＢ、ＣＭＰ（およびＳＵＩ、ＳＢＩ、ＣＰＩ）の各命令では、Ｍ３のときにＩＮＶｓｅｌをアクティブにすることを除いては、演算終了後の処理を行う回路です。
演算終了後のＭ４で、ＡＤＤｒｄをアクティブにしています。
回路図ではＣＭＰ命令を含めてアクティブにしていますが、ＣＭＰ命令はＡレジスタを書き換えませんから、本当は７４ＨＣ０３（１１）のｐｉｎ１０は７４ＨＣ３２（９）のｐｉｎ６ではなくて、７４ＨＣ３２（１３）のｐｉｎ８に接続すべきです。
もっともＡＤＤｒｄによって内部アドレスバスに加算後のデータが出力されても、それをＡレジスタに書き込むための、ｒｅｇＷＲ信号の出力回路はＣＭＰ命令を除外していますから、ＣＭＰ命令のときにＡレジスタが書き換わることはありません。
ＣＭＰ以外の加算、減算命令で、ｒｅｇＷＲはＴ８のときにアクティブになります。

じつはこの部分の基板配線図を確認してみたところ、７４ＨＣ０３（１１）と７４ＨＣ３２（１３）が離れていて、その間を配線するのがかなり困難なので、すぐ近くにある７４ＨＣ３２（９）につなぐようにしたらしいのです（自分で配線したのですけれど、もう記憶にありません）。
そういうわけなので、ここは本当は７４ＨＣ３２（１３）のｐｉｎ８に接続すべきなのですが、窮余の策で、回路図にある通りの配線になりました。

［２００９．４．１５追記ここから］
ＣＭＰ命令のステップ動作の説明を書いていて間違いに気がつきました。
上で抹消線を引いた文が間違いに気がついた部分です。
ＣＭＰ命令は結果の値をＡレジスタに入れませんから、上のように考えてもよいように思えますが、実はＳ（サイン）フラグとＺ（ゼロ）フラグは内部データバス（ｉＢ０〜ｉＢ７）に出力された値によって、セット、リセットされます（［第５８回］ＩＮＲレジスタ回路図）。
ですから、Ａレジスタに値を書き込まなくても、内部データバスには計算結果を出力する必要があったのです。
配線が困難なので、そうしたのではなくて、ちゃんと意味があって、そうしたのでした。
でも、そこのところをすっかり忘れてしまっていたのは、あー、やっぱり、ホンモノの痴呆の症状でしょーか、ねー。
［追記ここまで］

フラグについては、ＣＭＰ命令を含めて、全ての加算、減算命令で、Ｔ８のときにＣ（キャリー）フラグとＨ（ハーフキャリー）フラグをセット、リセットするための、ＡＤＤＦｅｎｂｌがアクティブになります。
ＡＤＤＦｅｎｂｌは［第１９１回］の加算回路で、キャリーフラグとハーフキャリーフラグのセット、リセット信号を出力する７４ＨＣ０３に入力されています。

加算（ＡＤＤ、ＡＤＣ、ＡＤＩ、ＡＣＩ）、減算（ＳＵＢ、ＳＢＢ、ＳＵＩ、ＳＢＩ）、比較（ＣＭＰ、ＣＰＩ）の各命令では、キャリーフラグとハーフキャリーフラグだけではなくて、演算の結果、Ｓ（サイン）フラグやＺ（ゼロ）フラグもセット、リセットされます。
そのため、Ｔ８のタイミングで、Ｓフラグをセット、リセットするＳＦｅｎｂｌとＺフラグをセット、リセットするＺＦｅｎｂｌもアクティブにします。
ＳＦｅｎｂｌとＺＦｅｎｂｌの回路は、［第５８回］●ＩＮＲ（ＤＣＲ）回路図にあります。
２００９．４．７ｕｐｌｏａｄ
２００９．４．１５訂正＆追記

前へ
次へ
ホームページトップへ戻る