(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２２４回］
●ＤＡＡ命令の回路の説明です
前回お見せした回路図をもとにして、説明を始めようとしていましたら、回路図にミスがあることに気がついてしまいました。
前回の回路でも、十進補正は正しく行われます。
問題は特定の条件での、結果のフラグが正しく出ないということです。
Ｃ（キャリー）フラグにばかり気がいってしまって、Ｓ（サイン）フラグとＺ（ゼロ）フラグが正しくセット、リセットされないことまでは、気がつきませんでした。
一応の動作テストはしたのですけれど、気にかけていないところは、結局見落としてしまいます。
今回はそのあたりも含めて、説明を始めます。
まずはＤＡＡというニーモニックについて。
ＤＡＡは十進補正を行う命令です。Ｄｅｃｉｍａｌ Ａｄｊｕｓｔ（デシマルアジャスト）の略だなあと理解していました。
でも最初のＤとＡはわかるけれど、最後のＡは何？って、つまらないことが気になりました。
以前に読者の方から教えていただいてダウンロードした「８０８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」（［第７８回］参照）で確認してみました。
Ｄｅｃｉｍａｌ Ａｄｊｕｓｔ Ａｃｃｕｍｕｌａｔｏｒと書いてありました。納得。
ついでに、ＢＣＤ（２進化十進数）は、Ｂｉｎａｒｙ ｃｏｄｅｄ Ｄｅｃｉｍａｌの略であることがわかりました。なるほどね。これも納得です。
●ＤＡＡ命令の回路の考え方です
前回に書きましたように、これについては、［第１３回］の「●以上のまとめ」、のところで下のように書いてあります。
補正前の数の、
１）下位桁がＡ〜Ｆの場合は、下位桁に６を加算する
２）下位桁が０〜３で、かつＨフラグが立っているときも、下位桁に６を加算する
３）上位桁がＡ〜Ｆの場合は、上位桁に６を加算する
４）上位桁が０〜３で、かつＣフラグが立っているときは、上位桁に６を加算後、Ｃフラグをセットする
５）上位桁が９で下位桁がＡ〜Ｆの場合には、６６を加算する
この考え方に基いて描いたのが、前回の回路図です。
じつは今回のはじめの部分で書いた、回路のミスの訂正も含めて、もう少し簡単にできることがわかりました。
さきほどの、ＤＡＡの意味を確認するために、「８０８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」を読んで、そのことに気がつきました。
なんだ。もっと簡単に考えればよかったんだ。
でも、［第１６回］に書きましたように、ＤＡＡの回路をうんうんうなりながら考えたのは、昨年（２００８年）の５月のこと。まだ「８０８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」は入手していなかったので、仕方がありませんでした。
って、それは言い訳です。本当は、その位のことは、Ｕｓｅｒ’ｓ Ｍａｎｕａｌを読まなくったって、気がつかなければいけませんでした。
前回お見せした回路図をもとにして、とりあえずの説明をしていくつもりでしたが、ミスがあったり、もっと簡単にできることがわかったのに、もとのままの回路図で説明をするのもなんだかなあ、ということですから、ともかく新しい回路図にしてしまいます。
●改良後のＤＡＡ命令の回路図です
ずいぶんすっきりしてしまいました。前回の回路図と見比べてみてください。
どこをどのようにしたのか、ということについては順をおって説明していきます。
ＤＡＡ命令の考え方は、上で書いたとおりで、つまりは、Ａレジスタの値とフラグ（ＣフラグとＨフラグ）の状態によって、そのＡレジスタの値に、０６か６０か６６を加算する、というものです。
したがって、前回のタイミングチャートにもありますように、ほとんどＡＤＤ命令と同じです。
違うのは、ＡＬＵのレジスタ”Ｂ”にレジスタなどの値を置く代わりに、０６か６０か６６を置くようにしているところだけです。
まずは、回路図の上の方で、Ｍ２でｒｅｇＲＤをアクティブにします。でもｓ０〜ｓ３は出力されませんから、ｓ０〜ｓ３＝”１１１１”なので、Ａレジスタの値が内部アドレスバスに読み出されます。
それをＴ４でｒｅｇ”Ａ”ＷＲをアクティブにして、ＡＬＵのレジスタ”Ａ”に書き込みます。
次はＡＬＵのレジスタ”Ｂ”ですが、ここがちょいと複雑なところです。
回路図の下の方で、内部データバスの値（ここはＭ２の期間、Ａレジスタの値になっています）によって、ＡＬＵのレジスタ”Ｂ”にセットすべき値（０６か６０か６６か）を決定しています。
一番下のＯＲとＡＮＤで、下位４ビットがＡ〜Ｆの場合を選択しています。Ａ〜Ｆは、ビット３が１で、さらに、すくなくともビット２かビット１のどちらかが１である数ですから、こうなります。
そのとき８ビットのラッチ７４ＨＣ３７３の入力のビット１とビット２が１になります。
７４ＨＣ３７３の入力のビット０とビット３は０に固定されていますから、６（”０１１０”）が入力されることになります。
それ以外に７４ＨＣ３７３のビット０〜ビット３の入力が６になるのは、ＨＦ（ハーフキャリーフラグ）がセットされているときです。
前回の回路図では、ここが複雑になっていました。
ここは、上で書いた十進補正の考え方の２）の下位４ビットが０〜３で、Ｈ（ハーフキャリー）フラグがセットされているとき、という条件を回路にしたものです。
新しい回路図では、「下位４ビットが０〜３で」のところがなくなって、Ｈ（ハーフキャリー）フラグがセットされていることだけが条件になってしまいました。
ここのところが、「８０８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」を読んで気がついたところです（それについては、のちほど説明します）。
上位４ビットについても同様で、ちょっと、間の回路を飛ばして上にいくと、一番下と同じ回路があります。
ここはＨＦ（ハーフキャリーフラグ）ではなくてＣＦ（キャリーフラグ）になっています。
上位４ビットがＡ〜Ｆであるか、ＣＦ（キャリーフラグ）がセットされているときに、７４ＨＣ３７３の入力の上位４ビットが６（”０１１０”）になります。
で、ちょいと抜かした、間の回路なのですが、ここは、十進補正の考え方の５）の上位４ビットが９で下位４ビットがＡ〜Ｆのとき、を選択しているところです。
下位４ビットがＡ〜Ｆのときは、７４ＨＣ３７３の入力の下位４ビットは６になりますが、上位４ビットが９のときは、そのままでは７４ＨＣ３７３の入力の上位４ビットは６になりませんから、この回路で上位に６をセットします。
このようにしてセットされた７４ＨＣ３７３の入力データは、内部アドレスバスが変化してしまうと、こちらも変わってしまいますから、Ａレジスタの値が出力されているＭ２の期間（Ｔ４＋Ｔ５）に、Ｔ４のタイミングで７４ＨＣ３７３にラッチされます。
そして、次のＭ３のときに、７４ＨＣ３７３の値が内部データバスに読み出され、Ｔ６のタイミングでＡＬＵのレジスタ”Ｂ”に書き込まれます。
あとはＡＤＤ命令などと同じで、加算された結果を、Ｍ４のＡＤＤｒｄで読み出して、Ｔ８のｒｅｇＷＲでＡレジスタに書き込みます。
ところで、回路図の中ほどにＣＦ（キャリーフラグ）をラッチしている、Ｄフリップフロップ（７４ＨＣ７４）があります。
何をしているのでしょう？
ここも前回の回路図と、大きく変わっています。
ここは、十進補正の考え方の４）の、上位桁が０〜３で、かつＣフラグが立っているときは、上位桁に６を加算後、Ｃフラグをセットする、に対応している回路です。
ここも「上位桁が０〜３」という条件がなくなって、「Ｃフラグが立っているとき」のみになっています。
前回の回路図は、この部分でミスをしていました。
結構ややこしいことを考えていました。
４）の場合、加算の結果、Ｃ（キャリー）フラグはクリアされてしまいます。
そこで、４）の条件のときには、加算結果のフラグは無視するように考えたのです。
すると加算前のＣ（キャリー）フラグがそのまま残りますから、Ｃ（キャリー）フラグについてはうまくいきます。
ところが、Ｓ（サイン）フラグとＺ（ゼロ）フラグまで加算結果が反映されなくなってしまうことに気がつきませんでした。
前回の回路図では、Ｄフリップフロップの出力は、数値演算命令回路（［第１９１回］）につながっていました（ＤＡＡＦｏｎ信号です）。
ここでフラグの出力をコントロールしています。ＡＤＤＦｅｎｂｌの先にＣＦ（キャリーフラグ）とＨＦ（ハーフキャリーフラグ）のｓｅｔ、ｒｅｓｅｔ回路があります（［第１９１回］加算回路）。
ＤＡＡＦｏｎを禁止することでＡＤＤＦｅｎｂｌも禁止されますが、同時にＳＦｅｎｂｌ、ＺＦｅｎｂｌも禁止されてしまいます。
今回の回路では、ＡＤＤ命令などと同じように、加算結果のフラグを有効にするために、数値演算命令回路（［第１９１回］）のＤＡＡＦｏｎ信号の入力を、ＤＡＡに変更します。ＤＡＡ命令のときは、加算結果のフラグをそのまま各フラグに反映させます。
すると、さきほどの４）のときに、維持しなければならないＣ（キャリー）フラグが加算の結果、クリアされてしまいます。
４）では補正前の上位４ビットは０〜３ですから、ここに６を加算しても、桁上がりは発生しませんから、Ｃ（キャリー）フラグはクリアされてしまうのです。
そこで今回の回路では、加算前のＣＦ（キャリーフラグ）をＴ４のタイミングでラッチしておいて、Ｔ９のときに、その値によってＣＦｓｅｔをアクティブにして、Ｃ（キャリー）フラグをセットします。
加算結果のフラグは、Ｔ８のときに、各フラグに反映されますから、そのあとのＴ９のときに、Ｔ８でクリアされたＣ（キャリー）フラグを再セットするようにしたのです。
Ｃ（キャリー）フラグについては、もうひとつ、前回の回路図では、Ｔ４のときにＡＤＤＦＦｃｌｒを出力していましたが、今回はそれも削除しました。
ＡＤＤＦＦは、［第１９１回］加算回路で、加算前のＣ（キャリー）フラグをラッチしておいて、加算時にそれを加えるためのフリップフロップで、ＡＤＤＦＦｃｌｒはそのキヤリーを加算させないようにするためのものです。
ＡＤＣではなくて、ＡＤＤのための機能です。
ＤＡＡもＡＤＣではなくて、ＡＤＤの計算をしますから、ここはクリアしておくのが正解、ということで旧回路には、そのための出力があったのです。
では、それを削除してしまったのは、なぜ？
このことも、今回のいろいろで、回路図をあらためて見ていて気がついたことです。
［第１９１回］加算回路では、加算前のＣ（キャリー）フラグを加算させないために、ＡＤＤやＳＵＢ命令のＯＰコードに注目し、ＯＰ４＝０、ＯＰ３＝０のときには、Ｃ（キャリー）の加算を行わないようにしてあります。
ところで、ＤＡＡのＯＰコードなのですが、じつは、２７（００１００１１１）なのです。
ＯＰ４＝０、ＯＰ３＝０ですから、わざわざフリップフロップをクリアしなくても、そのままでも、Ｃ（キャリー）の加算は行われないことがわかったのです。それが、今回の削除の理由です。
●「８０８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」を読んで気がついたこと
ＤＡＡの説明のところには、次のように書かれていました。
1) If the value of the least significant 4 bits of the accumulator is greater than 9 or if the AC flag is set,6 is added to the accumulator.
2)If the value of the most significant 4 bits of the accumulator is now greater than 9, or if the CY flag is set,6 is added to the most significant 4 bits of the accumulator.
え。たった、これだけぇ？
なお、１）の文で、ＡＣとあるのはＨＦ（ハーフキャリーフラグ）のことです。２）の文のＣＹはＣＦ（キャリーフラグ）のことです。
この文を読んで、ああそうか、と初めて気がついたのです。
私は、下位４ビットが０〜３で、かつＨＦ（ハーフキャリーフラグ）がセットされていたときは…、と考えてしまったのですが、じつは、下位４ビットが４以上で、かつＨＦ（ハーフキャリーフラグ）がセットされるような計算は、十進ではありえないのでした。
結果が４以上で、かつ桁上がりが発生する、ということは、４ビットの１６進数同士を加算した結果が１４以上である、ということです（９＋９でも、１２にしかなりません。ＡＤＤですから１６進の加算ですよ。お間違えなく）。
つまり、わざわざ条件をつけなくても、ＨＦ（ハーフキャリーフラグ）やＣＦ（キャリーフラグ）が立っていて補正前の数が４以上のときは、その前に行われた加算がＢＣＤ数の加算ではなかったことになりますから、「その場合の補正はまともにはおこなわれません」という但し書き文に含まれてしまいますから、気にすることはなかったのです。
しかし、この英文では、十進補正の考え方の５）の、上位桁が９で下位桁がＡ〜Ｆの場合には、６６を加算する、というところがありません。
うう。おかしいじゃないの。
しばし、沈思黙考…。
そこで、また、ああ、そうか、と気がつきました。
じつは上記英文２）の、ｎｏｗが気になっていたのです。
なんじゃい。この、ｎｏｗは…。
［注記］「８０８０ Ｕｓｅｒ’ｓ Ｍａｎｕａｌ」には色はついていません。ｎｏｗに色をつけたのは、筆者です。以上、念のため。
じつは、ＤＡＡの説明の、上記の文の前には、
…by the following process
という文があったのです。
そうか、そうだったのかぁ。
上の英文を、私は、２つの独立した文だと思っていました。
しかし、そうではなかったのです。
まずはじめに、１）のプロセス（下位４ビットの加算補正）を行い、次に、２）のプロセス（上位４ビットの加算補正）を行う、という意味だったのです。
するとｎｏｗの意味がわかってきます。
補正前の数が、９Ａ〜９Ｆの場合、まず下位桁のみを補正するために、６を加算すると、必ず上位桁へのキャリーが発生するため、加算の結果、上位桁はＡに変わります。
そこで、ｎｏｗなのです。
つまり補正前の上位桁の値ではなくて、１）のプロセスを済ませたあとの、今（ｎｏｗ）の上位桁の値が、９よりも大きければ、という意味だったのです。
うーん。なっとく。納得。
この文から推察するに、８０８０では、ＤＡＡはそういう２段階の回路になっていたんでしょうねぇ。
なるほど。そういう考え方もあるのか。
いやあ。なかなかに、奥が深いですねぇ。
２００９．５．１２ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る