(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第３８８回］
●テスト回路をジャノ目基板に組みました
前回お見せした回路をジャノ目基板に組みました。
基板表側の写真です。
こちらは基板裏側の写真です。
回路図で見ると簡単なように見えますが、実際に組んでみると、ご覧の通り、結構配線がたくさんあります。
●信号をオシロで観察してみました
７４ＨＣ２３８のｐｉｎ６とｐｉｎ７にプローブをあてています。
もう一度前回の回路図です。
Ｔクロックの出力回路の確認です。
Ｔ０、Ｔ２、Ｔ４…というように、偶数信号を出力する回路です。
図のようにちょいと工夫すると、Ｙ出力からＴ０、Ｔ２、Ｔ４…というように偶数のタイミング信号が出力されます。
普通は、Ｔ０、Ｔ１、Ｔ２、Ｔ３…というように出力されますから、そのうちの偶数信号だけを使うとすると、出力信号の半分は無駄になってしまいますし、ＩＣも倍必要です。
なんてことはないのです。
７４ＨＣ２３８のＡ、Ｂ、Ｃ入力に、普通はＱＡ、ＱＢ、ＱＣを入力するところを１つずらして、ＱＢ、ＱＣ、ＱＤを入力します。
そのままでは倍幅のＭクロックになってしまいますが、図のようにＧ入力にＱＡを入力することで、半分を殺してしまうことができますから、Ｔ幅の信号が得られることになります。
図でＱＡをそのままＧ２ＡまたはＧ２Ｂに入れずに、わざわざ反転してからＧ１に入力しているのは無駄なことをしているように見えるかもしれませんが、わざとこうしているのです。
Ｔ出力（偶数）の信号は通常は何らかのアクションのタイミングとして使われます。
その立ち上がりと同じ立ち上がりの倍幅の信号Ｍクロックは、データやアドレスを出力するタイミングとして利用されます。
そこで安全のために、わずかでもＴクロックの立ち上がりをＭクロックの立ち上がりよりも遅くしておくために、このようにわざとインバータを入れて、１ゲート分の遅延をさせているのです。
まあ、でも、ここまでしなくても、タイミングとしては問題はないはずなのですがねえ。
特殊な回路以外は、Ｔ信号の立下りでデータなどがラッチされるので、立ち上がりのタイミングは意識する必要はないからです（ひょっとして、最終的な回路では、このインバータは取ってしまって、ＱＡはＧ２ＡまたはＧ２Ｂに接続するように変更してしまうかも）。
上（ＣＨ１）が７４ＨＣ２３８のｐｉｎ６に入力されるＱＡの信号で、下（ＣＨ２）は７４ＨＣ２３８からの出力信号（ｐｉｎ７）です。
うーん。ちょっとオーバーシュート、アンダーシュートが大き過ぎるようですねぇ。
ですが、これは回路のせいではなくて、プローブのせいなのです。
このオシロスコープ（ソニーテクトロ、１００ＭＨｚ２現象）はずいぶん前から使っている（２０年前？）もので、扱いが悪くてプローブを壊してしまいました（うっかり踏んづけたりして…）。
ソニーテクトロに聞きましたら、ふええー、というお値段でしたので、とても買う気になりません。
ま、たかがプローブということで、どこかで安いものを見つけてきて、それをつないで使っています。
でも、こうやって見ると、たかがプローブ、ではありませんですねぇ。
それはともかくとして、出力はＱＡの期間（インバートしていますから、実際はＱＡ＝Ｌの期間）と同じタイミングになっています。
ＣＰＵクロックは２ＭＨｚですから、Ｔクロックはその１周期分の長さ（５００ｎｓ）です。
遅延の様子を見るために、０．１μｓのレンジで確認してみました。
うーん。あまりはっきり見える、とは言いがたいですけれど、ほんのちょっぴり遅延しているようです。
本日も、また時間が無くなってしまいました。
また次回に続きます。
２００９．１１．３０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る