(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第３９２回］
●またしても前回の訂正です
前回、ＷＲ信号の立ち下りが問題になるのはＭＥＭＷＲだけです、と書きました。
ですけれど、またまたうっかりしていました。
問題になるのは、ＭＥＭＷＲだけではありませんでした。
たしかこの連載のずっと前のほうのどこかに書いていたと思います。
レジスタのセレクト信号もＴｎ（Ｍｎ）に同期してアクティブになります。
メモリはＣＳ（チップセレクト）とＲＤ、ＷＲが分離していますが、レジスタの場合は回路の都合で、ＲＤとＷＲそのものがレジスタセレクト信号になるようにしています。
まあ、動作としてはどちらの場合でも同じで、結局ＷＲ信号がアクティブになった時点で、そのときに選択されているチップにデータが書き込まれることになります。
ｒｅｇＷＲ信号は立ち上がりはゆっくりですが、立ち下がりはゲートの遅延時間以上には遅れません（厳密にいえばそれに回路のキャパシタンスなどもろもろが加わってそれなりに遅延するのですが）。
つまりｒｅｇＷＲ（ｉｎ）はレジスタセレクトとほぼ同時にアクティブになってしまうということです。
この信号をそのままレジスタへのＷＲ信号にしてしまうと、ひょっとしてレジスタセレクト信号のほうが遅れてしまうかもしれません。
その場合には、ｒｅｇＷＲが立ち下がったはじめのわずかな期間、別のレジスタが選択されて誤書込されてしまうかもしれません。
以上については、おお、こんなところ（［第７２回］）で書いていました。
そうでした。
ｄ０〜ｄ３の立ち上がりが遅いために、ｒｅｇＷＲが先にアクティブになってしまい、違うレジスタに誤書込されてしまったことについて書いておりました。
ですから、ＭＥＭＷＲだけではなくて、ｒｅｇＷＲも、Ｔｎ（Ｍｎ）に同期してすぐにアクティブにするのではなくて、それよりも遅れてアクティブにする必要があったのでした。
まあ今回の４ビットＣＰＵ回路については、レジスタセレクトにｄ０〜やｓ０〜は使わないように考えていますから、レジスタセレクト信号はそれほど遅くはならないはずなのですけれど、それにしてもｒｅｇＷＲがいきなりアクティブになってはまずい、ということに変わりはありません。
今回のｒｅｇＷＲ回路で、実際のレジスタやメモリに対するＷＲ信号が、データバスやアドレスバスよりも半クロック遅れてアクティブになるようにしているのは、そういう理由からなのです（ってことをもうきれいにすっかり忘れてしまっていました）。
●テスト回路の信号を「ロジアナ」で観測してみました
［第３７４回］で紹介しました「カメレオンＵＳＢ＋ロジアナ」で、今回作成したテスト回路の信号を観測してみました。
ロジアナは一度にたくさんの信号を観測できるのが、最大の利点ですが、ちゃんとメモしておかないと、どの信号が回路のどこなのかがわからなくなってしまいます。
たしか「カメレオンＵＳＢ＋ロジアナ」は、プローブの名前を変更できる機能があったはずなのですが、面倒なのでデフォルトのままにしてあります。
その代わり、観測したポイントを回路図に記入しました。回路図の中で赤色の（）で示した数字がロジアナのプローブ番号です。
プローブ（２）だけがちょっと離れてしまいました。
（０）がＣＬＯＣＫ（Φ）、（１）がその反転信号です。（３）〜（６）はＱＡ〜ＱＤです。（７）〜（９）、（２）はＴ０、Ｔ２、Ｔ４、Ｔ６です。
（９）はｒｅｇＷＲ（ｉｎ）の前段の信号でＴ４そのものになっています。
（１０）も同じ位相の信号ですが、オープンコレクタ出力を受けて反転させていますから、立ち下りが遅れるはずです。
（１１）が本当のｒｅｇＷＲ信号です。
［０９．１２．５追記］
０３〜０６はＱＡ〜ＱＤです。
ちょうど１．０μＳからカウントがスタートしています。
０３〜０６を上から見ると普通の２進数表記と逆になりますから、０６〜０３の順に見て、それを右から左に追っていくと、００００、０００１、００１０、００１１、０１００、０１０１、０１１０、０１１１、１０００、１００１、１０１０まで読み取れます。
左端の０．０μＳのところを同じようにして読んでみますと、１１００、１１１０、１１１１になっていることがわかります（ここはロジアナがスタートした直後のせいでしょうか、クロックが少し乱れています）。
そしてその下の０７〜０９を見ると、０７は００００の期間にパルスが出ています。Ｔ０です。
０８は００１０ですからＴ２です。０９は０１００ですからＴ４です。１０も０９と同じになっています。
この次のパルスは０２に出ています。０１１０ですからＴ６です。
７４ＨＣ２３８のＧ１にＱＡを入れるという工夫によって、Ｔ０、Ｔ２、Ｔ４、Ｔ６と、偶数番のみの出力が得られていることが確認できました。
１１が本当のｒｅｇＷＲですが、半クロック遅れてアクティブになっていて、Ｔ４の終わりに立ち上がっていることがわかります。なおこのｒｅｇＷＲの立ち上がりはＴ４の終わりよりは少し遅れるはずなのですが、１０ＭＨｚのサンプリングではその遅れは確認できません。１００ＭＨｚで観測すれば確認できるはずです。
［追記ここまで］
こちらは１００ＭＨｚで観測した波形です。
このくらいのレンジで見ると、信号が遅延している様子がよくわかります。
面白いのは、一番上の００と０１です。
ここは７４ＨＣ７４のＱとＱ＿ですから同じタイミングのはずなのですが、ＱもＱ＿も立ち上がりよりも立ち下りのほうが遅れています。
なぜでしょうかねぇ。
０９と１０はオープンコレクタの影響を受けて、立ち下りのほうが遅くなっています。
でも３０ｎｓ程度ですから、それほど遅れてはいません。
上の１０ＭＨｚでは同時に見えた１１（ｒｅｇＷＲ）の立ち下りも０９（Ｔ４）の終わりより遅れていることが確認できます。
しかし今回はテスト用の回路で配線もうんと短いですから、それほど大きな遅れにはなっていません。
ＭＹＣＰＵ８０のように大きな基板で配線長がうんと長くなって、ＩＣもいっぱいぶら下がってくると、多分１００ｎｓ以上の遅れが出るようになると思います。
いやあ、こうやって見てみますと、「カメレオンＵＳＢ＋ロジアナ」は、なかなかのすぐれものではありませんか。
２００９．１２．４ｕｐｌｏａｄ
２００９．１２．５追記
前へ
次へ
ホームページトップへ戻る