トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第１７３回］
●ＣＬＲ信号の入力
前回はトランジスタＣＰＵのＣＬＯＣＫ回路基板の出力信号をＰＩＣ−ＣＰＬＤロジアナで確認しました。
ＣＬＯＣＫ回路基板ではもうひとつ確認しておきたい信号があります。
それはＣＬＲ信号です。
そもそもはＣＬＲ信号の入力のためにカウンタ回路に入れたダイオードと電流制限抵抗が災いしてＱ＿出力がなまってしまっていたのに気が付いて、その部分の対策のために、何回かの試作の末にやっと出来てきたＣＬＯＣＫ回路基板をまたしても作り直す羽目になったのでした（［第１６７回］、［第１６９回］）。
ということなので、新しく作り直したＣＬＯＣＫ回路に外部からＣＬＲ信号を入れて、カウンタ出力が考え通りにちゃんとクリアされるかどうかを、ＰＩＣ−ＣＰＬＤロジアナで確認してみることにしました。
下はＰＩＣ−ＣＰＬＤロジアナでＣＬＯＣＫ信号を記録中の写真です。
外部から入力するＣＬＲ信号は写真左側のＣＬＯＣＫ発生回路の出力を使いました。
観測し易い適当な信号であればよいので、２５０ＫＨｚの出力をＣＬＲ信号として入力しました。
中央はＣＬＯＣＫ回路基板です。
右側はＰＩＣ−ＣＰＬＤロジアナです。
前回はＣＬＯＣＫ回路基板のコネクタとロジアナ基板のコネクタの入出力信号の丁度合うところをみつけてフラットケーブルで接続しましたが、それではＣＬＲ信号を見ることはできません。
今回は手抜きはやめて、ちゃんとフラットケーブルの先にフッククリップをつけたものを製作して、それで測定を行ないました。
ＣＬＯＣＫ回路基板にはＡ、Ｂ、Ｃ、Ｄ、Ｅの５段（５ビット）のバイナリカウンタ回路があります。
各出力にはＬＥＤがつけてあります。
テストで入力したＣＬＲ信号は２５０ＫＨｚで、これは丁度Ｄ出力の周波数と同じです。
ＣＬＲ信号はＣＬＯＣＫ回路の動作とは同期していませんが、Ｄ出力と同じ周波数のため、Ｄ出力、Ｅ出力はほぼ常時クリア状態になります。
写真でははっきりわかりませんが、Ｄ出力ＬＥＤはかすかに点灯し、Ｅ出力ＬＥＤは完全に消灯しています。
下は上で記録したデータをＰＩＣ−ＣＰＬＤロジアナで表示した画面です。
一番上がＣＬＲ信号（２５０ＫＨｚ）です。
２５０ＫＨｚの１周期は４μｓです。
サンプリングクロックは２０ＭＨｚで縦線は１０サンプリング毎に入ります。
ですから縦線の間隔は２ＭＨｚ（０．５μｓ）です。
ＣＬＲ信号は２μｓ毎にＯＮ、ＯＦＦを繰り返しています。
その下の信号は、上から順にクロックＡ（２ＭＨｚ）、クロックＢ（１ＭＨｚ）、クロックＣ（５００ＫＨｚ）、クロックＤ（２５０ＫＨｚ）、クロックＥ（１２５ＫＨｚ）です。
ＣＬＲ信号がＬの期間中は各出力はクリアされてＬになっています。
ＣＬＲ信号はＣＬＯＣＫ回路とは非同期ですから、たまたまＤ出力がＨになったすぐあとでクリアされています。
今回はテストなのでＣＬＲ信号はＣＬＯＣＫ回路とは非同期に入力しましたが、実際のトランジスタＣＰＵ回路ではＣＬＯＣＫ信号に同期してＣＬＲ信号が出力されるはずです。
ともあれ今回のテストでＣＬＲ回路が正しく機能することが確認できました。
トランジスタでＣＰＵをつくろう！［第１７３回］
２０１９．１１．１ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る