トランジスタでＣＰＵをつくろう！
トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆


［第３７２回］



●ＰＣ回路のカウントアップの仕組み

試作基板が出来てくるのを待つ間を利用してＰＣ（プログラムカウンタ）回路の説明を続けることにします。
何回も書いておりますようにＰＣ回路はもう何回も試作を繰り返しています。
試作したものの思い違いなどがあって誤動作してしまい、しかもその原因がしっかりつかめず暗中模索することになってしまいます。
そんななかでも試行錯誤しながら試作を重ねることで当初は見えていなかった問題点が徐々に明らかになってきました。
わかってきた問題点は大きく２つありました。
１つはカウントアップのタイミングについての思い違い（というか思慮不足）で、もうひとつはＪＭＰ命令のときのジャンプ先アドレスの書き込みについてのこれまた思慮不足だった点です。
ジャンプ先アドレスの書き込みはちょっと考え方に複雑なところがあって説明をするのも簡単ではありません。
ですのでまずはカウントアップについて説明をすることにします。
ＰＣがカウントアップする仕組みについては［第３７０回］で簡単に説明をしました。
その仕組みを一口で言うと、一段下のクロックの立ち上がり時に現在のＱ＿をカウンタの前段にラッチし、クロックの立ち下り時にその値をカウンタの後段にラッチするとともに新しいＱとして出力する、ということです。
ここの部分を当初は簡単に考えていました。
本来は「立ち上がりのエッジ」、「立ち下りのエッジ」でラッチすべきなのですが、トランジスタ回路でエッジでのラッチをどのように回路化するかがかなり難しく、ならばエッジでなくてもよいだろうと簡単に考えて、［第１６６回］に書きましたように下位のビットがＨの区間、Ｌの区間にそれぞれの動作をするように考えました。
当初は簡単な試作回路を作って動作確認をしてうまく動作しているようでしたので、４ビット分の本格的なＰＣ回路を試作したところ、誤動作が止まりません。
そこにはとんでもない思慮不足がありました。
ちょっと考えると下位のビットがＨの区間、Ｌの区間にラッチ動作をしてもよいように思えたのですが、問題はその間の時間の長さにありました。
ＭＹＣＰＵ４ＴＲの場合通常動作のクロックは約５００ＫＨｚですからシステムクロックがＨの区間、Ｌの区間はそれぞれ約１μｓです。
するとその上位のアドレスＡ０は２μｓ、Ａ１は４μｓ、Ａ２は８μｓの期間ずっとラッチ動作がアクティブのまま続くことになります。
これがスローモードになるとシステムクロックのＨ、Ｌの期間はなんと０．５秒にもなってしまいます。
アドレスＡ２ではそれは４秒にもなってしまいます。
この間ずっとラッチ入力がアクティブのまま、というのは非常識の極みでありました。
その期間にノイズなどが入るとフリップフロップが簡単に反転してしまいます。
するとやっぱり基本に立ち返って、立ち上がりパルス、立ち下りパルスのエッジのときのみラッチ動作がアクティブになるような回路を工夫しなければならない、という結論になってしまいます。
これがなかなかに難題でありました。

トランジスタでＣＰＵをつくろう！［第３７２回］
２０２１．７．６ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る