トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第３７３回］
●クロックエッジの検出
前回からの続きです。
カウンタの動作をさせるためには、カウントデータを保持しているデータラッチ回路にクロックが入力されたときに、その立ち上がり、立ち下がりのエッジで次のカウントのためのデータをラッチする必要があります。
入力クロックの立ち上がり、立ち下がりのエッジというのは、概念としては時間幅を持たない一瞬の時ということになりますが、たとえば７４ＨＣシリーズのデータラッチなどでもデータシートを見ますと入力信号は入力クロックの立ち上がりまたは立ち下がりの前後数ｎｓ〜十数ｎｓの間安定している必要があるとの記載があります。
そういうことから考えてみればクロックエッジのタイミングで幅の狭いパルスを発生させて、そのパルスによってデータをラッチするということでもよさそうです。
しからばクロックエッジで幅の狭いパルスをどうやって発生させるかということなのですが、そこのところがなかなかに難題でありました。
これが７４ＨＣなどのロジックＩＣそのものでしたら微分回路を考えれば幅のせまいパルスは容易に得られます。
最初は私もそれを考えたのですが、トランジスタ回路ではうまくありませんでした。
トランジスタでもごく普通の使い方をしている回路ならばそれなりに働くのかもしれませんが、ＭＹＣＰＵ４ＴＲの回路は２ＳＡ１０１５と２ＳＣ１８１５をペアにして、かつ５１ＫΩという比較的大きなベース抵抗を使い、さらに２２ＰＦという小さなコンデンサをスピードアップコンデンサとして用いた回路が基本になっています。
おそらくその大きな抵抗＋スピードアップコンデンサが入力段にあることが微分回路の場合問題になってしまうようです。
なぜかというあたりを追求することは全く無駄ではないでしょうし、そこにはそれなりの原因があるとは思います。
しかし今の私の場合、要は動く回路であってくれれば微分回路でも積分回路でも全く構いません。
ですので微分回路が駄目ならそのことにこだわって深入りするのではなくて、駄目なら他のことを考えればよいということになります。
おお。
微分がだめなら積分があるさ。
ということで最終的に煮詰まったＰＣ（プログラムカウンタ）のラッチ信号回路です。
入力クロックの一方をＲ（抵抗）とＣ（コンデンサ）によって遅延させて、それともとの入力信号とのＡＮＤをとることで幅の狭いパルスを得ています。
点線の上段はＰＣ０ビット（アドレスラインのうちのＡ０出力）回路のための信号回路で下段はＰＣ１〜ＰＣ３ビット（同Ａ１〜Ａ３出力）回路のための信号回路です。
実はＪＭＰ命令のためのアドレスデータの書き込み機能が必要なために回路が複雑になっています。
クロックの立ち上がりエッジ、立ち下がりエッジのときの動作を考える上ではアドレスデータの書き込み機能のための回路（ＰＣＷＲ＿信号の回路）は邪魔でしかありません。
そこで回路を簡単にするためにひとまずはＰＣＷＲ＿信号の回路を外して考えてみることにします。
すると下図のようにかなり簡単な回路になります。
このようにすると初段のＰＣ０の回路と次段以降のＰＣ１〜ＰＣ３の回路は同じ回路であることが見えてきます。
どこが違うかといいますとＰＣ０回路はラッチ信号を得るための入力信号がシステムクロック（ＭＣＬＫ）であるのに対してＰＣ１以降の回路はそれぞれその段の前段の信号を入力信号にしているところだけです。
回路からの出力信号はＣＫｕｐＬ、ＣＫｕｐＨ、ＣＫｄｎＬ、ＣＫｄｎＨの４本です。
ＣＫｕｐは入力信号の立ち上がりのときに出力される幅の狭いパルスでＣＫｄｎはそれとは逆に入力信号の立ち下がりのときに出力される幅の狭いパルスです。
信号名の後ろについているＬは２ＳＡ１０１５をアクティブにするために短い間だけＬレベルになるパルスであることを示しています。
逆にＨは２ＳＣ１８１５をアクティブにするために短い間だけＨレベルになるパルスであることを示しています。
回路を簡略化するために立ち上がりエッジでパルスを出力するための回路と立ち下がりエッジでパルスを出力するための回路の遅延回路に同じ回路を利用しています。
これは手前味噌ですけれど我ながらうまいアイデアだと自画自賛しています。
それで。
立ち上がりと立ち下がりで同じ遅延回路を使っているために見た目では動作がわかりにくい回路になっています。
立ち上がりと立ち下がりではパルスが出力されるタイミングが異なるだけで、働きとしては全く同じです。
そこでその働きをさらに理解しやすくするためにＰＣ０のＣＫｄｎ回路のみを取り出しました。
実はＣＫｄｎ回路は入力信号の立ち下がりのときにパルスが出力される回路ですが、回路としては信号の「立ち上がり」のときにパルスが出力される回路になっているためにＭＣＬＫをインバータで反転させた信号を回路の入力信号にしています。
本日は時間がなくなってしまいました。
次回に続きます。
トランジスタでＣＰＵをつくろう！［第３７３回］
２０２１．７．１０ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る