［新連載開始］Ｗ６５Ｃ０２マイコンボードの製作
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
私としてはＷ６５Ｃ０２をさわるのは全く初めてです。何から何まで未経験です。さてどうなりますでしょうか。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜

［第３２回］



●Ｗ６５Ｃ０２のクロック＆メモリＲ／Ｗタイミング（２）

前回はオシロスコープでクロックの波形を観測しました。
その結果５Ｖラインがつながっていなかったというまさかのミスを発見して追加配線をしました。
これでまともに動作するようになりましたのであらためてメモリアクセスのタイミングについて確認をしました。
オシロスコープは基本的に一定の間隔で同じ波形を繰り返すのでなければ観測できません。
それも短い期間での繰り返しが求められます。
そこで前回も動作確認に使った［第２９回］でテストした超簡単なプログラムを使って引き続き波形の観測を行いました。
上記のプログラムはＩ／Ｏアドレスから入力して得た８ビットの値を同じＩ／Ｏアドレスに出力するのを繰り返すだけの短いプログラムです。
１回の繰り返しにつき１回のＷＲＩＴＥパルスが出力されます。
そこでそのＷＲＩＴＥパルスをトリガパルスにしました。

上側（ＣＨ１）がＷＲＩＴＥパルスで下側（ＣＨ２）がＣＰＵクロックです。
クロックは１２ＭＨｚです。
少しノイズが乗っていますが私の経験ではこの程度は全然ノープロブレムです。
ＷＲＩＴＥパルスはＷ６５Ｃ０２のｐｉｎ３４からＲＷＢ信号として出力されます。
ＲＥＡＤのときＨ、ＷＲＩＴＥのときＬを出力します。
Ｗ６５Ｃ０２テスト回路基板ではこの信号は直接ＨＭ６２８１２８のｐｉｎ２９（Ｒ／Ｗ＿）に接続するとともにＩ／Ｏ回路のＩＮ／ＯＵＴ制御信号としても使っています。
Ｗ６５Ｃ０２ではタイミングとしてそれでよいのかという意見もあろうかと思います。
そのあたりについてはいずれさらに詳しく追求していくつもりです。
前にも書きましたが命令コードやデータのＲＥＡＤ、データのＷＲＩＴＥには複数クロックを使うＣＰＵが多いようです。
しかしＷ６５Ｃ０２はそれを１クロックサイクルで行ないます。
非常にシンプルですがクロック周波数が高くなるとメモリやＩ／Ｏに対するアクセスのタイミングが厳しくなります。
ＨＭ６２８１２８に限らず多くのＳＲＡＭではＷＲＩＴＥパルスの立ち上がりのタイミングでデータを固定します。
その一方でＷ６５Ｃ０２ではクロックの立ち下りから次の立ち下りまでが処理の１サイクルになっているようです。
オシロの波形ではクロックの立ち下りのほぼ直後からＷＲＩＴＥパルスが立ち下がっています。
ＷＲＩＴＥパルス幅はほぼクロックの１周期分ありますから十分ワイドです。
いやそこまででなくてもよいのですけれど。
それよりもちょっと気になるのはＷＲＩＴＥパルスの立ち上がりがクロックが立ち下がるよりも後ろになっているように見える点です。
むむむ。
これってヤバくね？
ということで今度はまずはＷＲＩＴＥ信号とアドレス出力を観測してみました。

メモしてなかったのではっきりしませんが多分Ａ０だと思います。
ＷＲＩＴＥとほぼ同時にＡ０も立ち下がっています。
本当はＷＲＩＴＥよりも前にアドレスが出力されるほうがよいのですけれど。
クロックの立ち下りとほぼ同時にＷＲＩＴＥが立ち下がってしまいますからほぼ同時でも仕方がありませんでしょう。
問題はデータ出力です。
おおお？

うーん。
タイミング的には全然ＯＫなんですけれどねえ。
本当かなあ。
これじゃあデータ出力が次のクロックの中ほどあたりまで残っていることになるじゃありませんか。
すると次の命令コードの読み込みが厳しくなったりして。
ようわからんなあ。
ここはもう少し追求が必要なようです。

Ｗ６５Ｃ０２マイコンボードの製作［第３２回］
２０２６．８．３　ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る