２０２２．１．１３
前へ
次へ
ホームページトップへ戻る

［新連載］ＣＰＬＤ入門！
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜



［第１２１回］


●ＣＰＬＤロジアナ（１１）３３ＭＨｚでテスト

前回はまさかの２５ＭＨｚでも正常動作することが確認できました。
こうなると欲が出てきます。
もう少しぐらいならなんとかなるのでは、という気持ちになってきます。
そこでもう少しなんとかしてみることにいたしました。
ちょっと半端ですけれどクロックのところを無理なく変えることで３３ＭＨｚを作り出すことができます。
３３ＭＨｚの場合は下の波形図のようになります。

２０ＭＨｚ（５０ｎｓ）のときの波形図に似ています（［第１１８回］）。
２０ＭＨｚではｃｎｔｒＬが”１００”のときにクリアしましたが３３ＭＨｚでは”０１０”のときにクリアします。
ｃｎｔｒＬ（１）がそのままＭＥＭＷＲ信号になります。
そのパルス幅はＬ期間が２０ｎｓでＨ期間が１０ｎｓになります。
１サイクルが３０ｎｓですから厳密に言うと３３ＭＨｚではなくて３３．３３３ＭＨｚです。
下はその部分のＶＨＤＬプログラムです。

--MEMWR
--
        MWR<=cntrL(1) or r_w or cntrH(15); 
--

下はｃｎｔｒＬについて記述しているプログラム部分です。

process(clkwk2,res_clr)
begin
        if res_clr='0' then
                cntrL<="000";
        elsif clkwk2'event and clkwk2='0' then
                if cntrL="010" then
                        cntrL<="000";                   
                else
                        cntrL<=cntrL+"001";
                end if;
        end if;
end process;

下はサンプリングクロック３３ＭＨｚでのＣＰＬＤからの出力波形をカメレオンロジアナで観測した波形です。

ＰＲＯＢＥ００はＣＰＬＤから出力されるメモリアドレスＡ０です。
サンプリングロックが３３ＭＨｚですから３０ｎｓごとにＨ、Ｌを繰り返しています。
ＰＲＯＢＥ０１はＣＰＬＤロジアナのＰＲＯＢＥ０でラッチされたデータ（４ＭＨｚ）です。
Ｈ、Ｌが１２５ｎｓの入力データを３０ｎｓごとにラッチしたデータです。
４回ラッチするごとに５ｎｓのずれが出ます
ＰＲＯＢＥ０２はＣＰＬＤロジアナのＰＲＯＢＥ１でラッチされたデータ（２ＭＨｚ）です。
Ｈ、Ｌが２５０ｎｓのデータです。
これも３０ｎｓでは割り切れません。
ＰＲＯＢＥ０３はＭＥＭＷＲです。
Ｌが２０ｎｓ、Ｈが１０ｎｓ、周期が３０ｎｓの波形のはずなのですがカメレオンロジアナの１００ＭＨｚクロックで観測しても１０ｎｓのずれが出ます。
ＰＲＯＢＥ０４はクロック発生回路基板の４ＭＨｚ出力信号です。
ＣＰＬＤロジアナのＰＲＯＢＥ０でラッチされる前の信号です。
ＰＲＯＢＥ０４を３０ｎｓのサンプリングクロックでラッチした信号がＰＲＯＢＥ０１です。
理屈としては最大で３０ｎｓの遅れが発生します。
ＰＲＯＢＥ０５はクロック発生回路基板の２ＭＨｚ出力信号です。
ＣＰＬＤロジアナのＰＲＯＢＥ１でラッチされる前の信号です。
ＰＲＯＢＥ０５を３０ｎｓのサンプリングクロックでラッチした信号がＰＲＯＢＥ０２です。
こちらも最大で３０ｎｓの遅れが発生します。

ＣＰＬＤロジアナのサンプリングクロック３３ＭＨｚの波形です。

ＰＲＯＢＥ０がクロック発生回路基板から出力された４ＭＨｚの波形です。
Ｈ、Ｌが１２５ｎｓのところを３０ｎｓでラッチしていますから波形に短いところと長いところが出来ています。
しかし確認してみると６００ｎｓから２１００ｎｓの間にちょうど６周期が収まっています（２５０×６＝１５００）から３３ＭＨｚでも正しく機能していると考えられます。
ＰＲＯＢＥ１からＰＲＯＢＥ３もきれいな波形で乱れはありません。
ＰＲＯＢＥ４からＰＲＯＢＥ７は１周期の一部しか見えていませんが右にスライドさせて大体問題なく表示されていることを確認しました。

最後までスライドさせました。

ＰＲＯＢＥ６に１箇所ゴミが見えます。
ちょうどそれよりも低い波形のＨＬの境の部分ですからノイズかなと思います。

データエンドは９８１９００ｎｓです。
９８１９００／３０＝３２７３０になります。
ＲＡＭには３２７６８個のデータが書き込まれますがプログラムの都合で実際にそれを読み出して波形として表示するのは３２７３５個です。
先頭の０ｎｓの前に５バイト分の表示データがあるのでＲＡＭに書き込みし、読み出したデータ数は設計した通りの値になっています。

なんと３３ＭＨｚでも動作してしまいました！

こうなると。
もっと上の周波数でも試してみたくなってきます（さすがに無理だとは思いますが）。

ＣＰＬＤ入門！［第１２１回］
２０２２．１．１３ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る