［新連載］ＣＰＬＤ入門！
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第１２２回］
●ＣＰＬＤロジアナ（１２）５０ＭＨｚでテスト
これまでの経過について簡単に整理しておきます。
［第１１８回］でＣＰＬＤロジアナに搭載する予定の６２２５６型ＲＡＭのデータシートを確認したところそのアクセスタイムが２０ＭＨｚのサンプリングクロックには適合しないことがわかりました。
しかし実際には２０ＭＨｚでも特にデータエラーらしきものは発生せず正常に動作しています。
それはたまたまＲＡＭのアクセスタイムに余裕があって２０ＭＨｚでも動作するのか、このＲＡＭ（ＡＳ６Ｃ６２２５６）はその程度の余裕があると考えてもよいのか、確実なところはわかりません。
そこのところを確かめたいと思い、もしもそれよりもさらに高い周波数、たとえば２５ＭＨｚでも正常に動作するならば２０ＭＨｚでの動作の確実性が高まるのではないかと考えました。
そこで多分無理かもしれないと半分は疑いながら［第１１９回］、［第１２０回］でさらなる動作確認をしてみたところ、まさかの２５ＭＨｚでも正常動作することが確認できました。
こうなると欲が出てきます。
前回はさらにクロックアップして３３ＭＨｚでも動作確認をしてみました。
その結果は一部に怪しいところもありましたが全体としては３３ＭＨｚでも大体は正常に動作するという驚きの結果となりました。
一体どこまで動作してくれるのでしょうか。
疑い半分、期待半分でもう少しクロックアップしてみたらどういう結果になるのか、試してみたくなります。
そこで今回はとうとう５０ＭＨｚに挑戦してみることにしました。
５０ＭＨｚの場合は下の波形図のようになります。
５０ＭＨｚの１周期はなんとたったの２０ｎｓです。
もとの１００ＭＨｚクロックを２分周したｃｎｔｒＬ（０）をそのままＭＥＭＷＲ信号として使います。
そのパルス幅はＬ期間が１０ｎｓでＨ期間も１０ｎｓです。
ＭＥＭＷＲのサイクルタイムは２０ｎｓということになります。
いやいやいや。
さすがにこれはどう見ても無理でしょう。
ＡＳ６Ｃ６２２５６のカタログ値はＷＲＩＴＥパルスのＬ期間の最小値が４５ｎｓ、サイクルタイムは５５ｎｓです（［第１１８回］）からその半分にも満たない値です。
サイクルタイムはカタログ値の３６％、ＷＲＩＴＥパルス幅にいたってはなんとたったの２２％です。
さすがにこれは試してみるまでもないと思いました。
でもまあ乗りかかった船です（乗ったとたんに沈没か？）。
下はＭＥＭＷＲ信号部分のＶＨＤＬプログラムです。
--MEMWR
--
MWR<=cntrL(0) or r_w or cntrH(15);
--
|
下はｃｎｔｒＬについて記述しているプログラム部分です。
process(clkwk2,res_clr)
begin
if res_clr='0' then
cntrL<="000";
elsif clkwk2'event and clkwk2='0' then
cntrL<=cntrL+"001";
end if;
end process;
|
これまでと違ってｃｎｔｒＬはただのバイナリカウンタになりますからその部分のプログラムは上の通りシンプルなものになります。
下はサンプリングクロック５０ＭＨｚでのＣＰＬＤからの出力波形をカメレオンロジアナで観測した波形です。
ＰＲＯＢＥ００はＣＰＬＤから出力されるメモリアドレスＡ０です。
サンプリングロックが５０ＭＨｚですから２０ｎｓごとにＨ、Ｌを繰り返します。
カメレオンロジアナはサンプリングクロック１００ＭＨｚですから１０ｎｓごとにサンプリングします。
ですから１０ｎｓのズレ（誤差）が出ます。
ＣＰＬＤロジアナの５０ＭＨｚも１００ＭＨｚから作り出しています。
Ｌが１０ｎｓ、Ｈが３０ｎｓの波形になっていますが、これはおそらく両方の１００ＭＨｚのタイミングが少しずれているためではないかと思われます。
そうなのかあるいはＣＰＬＤが異常動作しているのかどうかはわかりませんが、ＰＲＯＢＥ０３のＷＲＩＴＥパルスはきれいに周期が２０ｎｓのパルスになっていますから多分異常動作などではないと思います。
ＰＲＯＢＥ０１はＣＰＬＤロジアナのＰＲＯＢＥ０でラッチされたデータ（４ＭＨｚ）です。
Ｈ、Ｌが１２５ｎｓの入力データを２０ｎｓごとにラッチしたデータです。
６回ラッチするごとに５ｎｓのずれが出ます
ＰＲＯＢＥ０２はＣＰＬＤロジアナのＰＲＯＢＥ１でラッチされたデータ（２ＭＨｚ）です。
Ｈ、Ｌが２５０ｎｓのデータです。
これも２０ｎｓでは割り切れません。
ＰＲＯＢＥ０３は上に書いたようにＭＥＭＷＲです。
Ｌが１０ｎｓ、Ｈが１０ｎｓ、周期が２０ｎｓの波形になっています。
ＰＲＯＢＥ０４はクロック発生回路基板の４ＭＨｚ出力信号です。
ＣＰＬＤロジアナのＰＲＯＢＥ０でラッチされる前の信号です。
ＰＲＯＢＥ０４を２０ｎｓのサンプリングクロックでラッチした信号がＰＲＯＢＥ０１です。
理屈としては最大で２０ｎｓの遅れが発生します。
ＰＲＯＢＥ０５はクロック発生回路基板の２ＭＨｚ出力信号です。
ＣＰＬＤロジアナのＰＲＯＢＥ１でラッチされる前の信号です。
ＰＲＯＢＥ０５を２０ｎｓのサンプリングクロックでラッチした信号がＰＲＯＢＥ０２です。
こちらも最大で２０ｎｓの遅れが発生します。
ＰＲＯＢＥ０１、ＰＲＯＢＥ０２には一部にヒゲが見えます。
これだけを見るとＣＰＬＤロジアナが入力データをラッチしたときに（ノイスなどで）誤ってラッチしているように思えますが、ＰＲＯＢＥ０４でも同じようなヒゲが見えます。
こちらはＣＰＬＤロジアナに入力する前の信号ですからカメレオンロジアナのラッチデータです。
このことからすると多分ともにカメレオンロジアナがノイズなどで誤ってラッチしたものと考えてもよいかと思います。
ＣＰＬＤロジアナのサンプリングクロック５０ＭＨｚの波形です。
ＰＲＯＢＥ０がクロック発生回路基板から出力された４ＭＨｚの波形です。
Ｈ、Ｌの１２５ｎｓを２０ｎｓでラッチしていますから波形に短いところと長いところが出来ています。
しかし確認してみると１０００ｎｓの間にちょうど４周期が収まっています（２５０×４＝１０００）から５０ＭＨｚでも（！）正しく機能していると考えられます。
ＰＲＯＢＥ１からＰＲＯＢＥ３もきれいな波形で乱れはありません。
ＰＲＯＢＥ４からＰＲＯＢＥ７は１周期の一部しか見えていませんが右にスライドしていけば１周期の全体を見ることができるはずです。
ＰＲＯＢＥ４はちょうどＬ区間が見えています。
右端の立ち上がったところは１９２０ｎｓと読めます。
左端の立ち下がったところは−８０ｎｓと読めますからＬ区間はちょうど２０００ｎｓです。
ＰＲＯＢＥ４は２５０ＫＨｚですからその１周期は４μｓ（４０００ｎｓ）です。
その半波は２０００ｎｓですから計算通りです。
右にスライドしました。
ＰＲＯＢＥ４のＨ区間が見えています。
立ち下りは３９２０ｎｓです。
立ち上がりは１９２０ｎｓですからＨ区間も２０００ｎｓです。
ＰＲＯＢＥ５も３９２０ｎｓで立ち上がっています。
立ち下がりは−８０ｎｓでしたからＰＲＯＢＥ５のＬ区間は４０００ｎｓです。
ＰＲＯＢＥ５は１２５ＫＨｚですから１周期は８０００ｎｓ、その半波は４０００ｎｓです。
ちょうど計算通りです。
右にスライドしました。
ＰＲＯＢＥ５が７９２０ｎｓのところで立ち下がっています。
立ち上がりは３９２０ｎｓでしたからＨ区間も４０００ｎｓです。
７９２０ｎｓのところではＰＲＯＢＥ６が立ち上がっています。
ＰＲＯＢＥ６は−６０ｎｓのところで立ち下がっていました。
Ｌ区間は７９８０ｎｓです。
ＰＲＯＢＥ６は６２．５ＫＨｚですから１周期は１６０００ｎｓ、その半波は８０００ｎｓです。
計算とは２０ｎｓの差がありますがサンプリングクロックが２０ｎｓですから２０ｎｓの差は許容できます。
するとＰＲＯＢＥ６のＬ区間も計算通りです。
さらに右にスライドしました。
ＰＲＯＢＥ６が１５９４０ｎｓで立ち下がっています。
さきほどは７９２０ｎｓで立ち上がっていますからＨ区間は８０２０ｎｓです。
計算上のＨ区間は８０００ｎｓですが２０ｎｓの差は許容できますからＨ区間も計算通りです。
ＰＲＯＢＥ７も１５９４０ｎｓで立ち下がっています。
ＰＲＯＢＥ７は−６０ｎｓで立ち上がっていますからＨ区間は１６０００ｎｓです。
ＰＲＯＢＥ７は３１．２５ＫＨｚですから１周期は３２０００ｎｓ、その半波は１６０００ｎｓです。
ちょうど計算通りです。
さらに右にスライドしました。
ＰＲＯＢＥ７が３１９４０ｎｓで立ち上がっています。
さきほどは１５９４０ｎｓで立ち下がっていましたからＬ区間も１６０００ｎｓです。
こちらもちょうど計算通りです。
最後までスライドしました。
データエンドは６５４６００ｎｓです。
６５４６００／２０＝３２７３０になります。
ＲＡＭには３２７６８個のデータが書き込まれますがプログラムの都合で実際にそれを読み出して波形として表示するのは３２７３５個です。
最初の画面で先頭の０ｎｓの前に５バイト分の表示データがあるのでそれを加算すると３２７３５バイトになります。
ちょうど計算通りです。
ＰＲＯＢＥ０に１箇所波形の乱れが見えます。
ノイズなのかアクセスタイムが速すぎるための書き込みエラーなのか判断できません。
これがもしも書き込みエラーだったとしても、全体を通してみればエラー率はほとんど０％です。
やってみるまでもないと思いながら試してみたのでしたが、文字通り「驚異的」な結果が得られました。
ＣＰＬＤ入門！［第１２２回］
２０２２．１．１６ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る