〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第３０回］
●ＲＡＭを外付けする
前回はＥＰＭ７１２８ＳＬＣ８４用に作成した、７セグメント表示回路のＶＨＤＬプログラムをコンパイルしたところぎりぎりセーフになつたので、最後の仕上げということでＰｉｎ Ｐｌａｎｎｅｒを起動して入出力信号をＥＰＭ７１２８ＳＬＣ８４の端子に割り当ててから再コンパイルしたところ、大量のエラーメッセージが出てしまいびっくり仰天しました、というところまで書きました。
今回はその続きです。
端子の割り当てをしたことでエラーメッセージが出たことからすると、そのこと（端子の割り当て）がエラーメッセージが大量に出された原因らしいということは推測できました。
それで必要な全部の端子を割り当てるのではなくてごく一部の端子を割り当ててみたのですが結果は同じでした。
なんと結局たった１本の端子を割り当てただけでも大量のエラーメッセージが出されてしまいました。
どうやら最初のコンパイルでエラーが発生しなくても、それは端子の割り当て前のいわば「仮コンパイル」に過ぎないようです。
その時点でＩ／Ｏピンについても消費割合が表示されるのですが、どうやらそれは「仮」の数値に過ぎないようです。
実際に端子を割り当てる前の時点で９８％のＭａｃｒｏｃｅｌｌを消費してしまっているということは、結局はアウトだということのようです。
このことについては［第２０回］に書きましたが、おそらくはそういうことのようです。
そういうことになりますと。
バッファの数を減らすしかありません。
ＣＰＬＤの外にレジスタを置けば、その分ラッチの数を減らせます。
うーん。
余り面白くない方法ではありますが、コストから考えていっそのこと、外部にＲＡＭを置いてしまうのがよいのかもしれません。
「秋月」で６２２５６タイプの面実装のＲＡＭを安価で入手できます。
たった８バイトしか使わないのに、３２ＫＢのＳＲＡＭを使うというのは、なんだかなあ、という思いではありますが、背に腹は代えられません。
そのように試作基板に改造を加えました。
それに合わせて再コンパイルしたところ、Ｍａｃｒｏｃｅｌｌの消費は５５％に減りました。
これは全ての端子を割り当て後に再コンパイルして表示された数値です。
やっとクリアできました。
が。
この後また別の問題が発生してしまいました。
ＣＰＬＤ入門！［第３０回］
２０１９．４．３ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る