●ＣＰＬＤ版ＣＲＴＩＦ
このところＣＰＬＤ版ＶＧＡＩＦについて書いてきました。
ＣＰＬＤ版ＶＧＡＩＦ製作の参考にした７４ＨＣを使ったＣＲＴ／ＶＧＡＩＦボードはその名の通りＣＲＴＩＦとＶＧＡＩＦの両方の回路を搭載しています。
その回路は相当に複雑な回路なので、それをそのままいきなりＣＰＬＤ化しようとすると、当然ＶＨＤＬプログラムも複雑なものになってしまいます。
特にプログラムの場合には、あとからでも比較的楽に追加変更することが可能なので（それがソフトウェアといわれる所以です）、まずはＶＧＡＩＦ回路のみのＣＰＬＤ化を試みました。
まずは製作の範囲をＶＧＡＩＦのみにしぼったのは、上記の通りいきなり複雑なＶＨＤＬプログラムを書こうとする愚を避けるためでもありましたが、そもそもＶＧＡＩＦとＣＲＴＩＦの両方をあわせたＶＨＤＬプログラムがＥＰＭ７１２８ＳＬＣ８４に収まるかどうか疑問だったからでもありました。
実際にＶＧＡＩＦのＶＨＤＬプログラムを書いたところ、［第４９回］に書きました通り、１２８個あるｍａｃｒｏｃｅｌｌのうち６７個（５２％）を使用しただけで済みました。
それなら。
そこにＣＲＴＩＦを追加しても、おそらく十分収まりそうです。
ということで、今までのＣＰＬＤ版ＶＧＡＩＦ回路にＣＲＴＩＦ回路を追加しました。
下が回路図です。
ＣＲＴＩＦを追加する前の回路図は［第４６回］にあります。
プリント基板も作り直しました。
ＶＧＡＩＦのみの基板（［第４７回］）に比べるとかなり部品点数が増えました。
説明の途中ですが本日は時間がありません。
続きは次回にすることにいたします。
ＣＰＬＤ入門！［第５２回］
２０１９．５．２４ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る