標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第３７１回］

●どこが設計ミスなのか？

前回の終わりのところで、「おばかな設計ミス」と書きました。
ヒゲの出る回路は他にもありました。
そうです。マシンクロックの出力回路です（［第１４４回］）。
でもこのときには、「おばかな設計ミス」だとは書きませんでした。
いけしゃあしゃあと「コンデンサでつぶせばよい」と平気で書いていたのですよね。
平気どころじゃありません。
［第３６４回］ともなると、もう完全に居直りです。
「遅れたっていい」「ヒゲなどツブしてしまえばいい」もうしっかりと居直っています。

それが今回は一転して「おばかな設計ミス」です。
首尾一貫していませんねぇ。
ま、そこが機械と人間とが違うところです。人などはもともと矛盾した存在なのです。
と、まあ、それは冗談です。

［第３６０回］で、２５年前に私が「トランジスタ技術」（ＣＱ出版社）に連載したときの記事を引用して、「２５年前も今も設計に対する私の考え方は変わっていません」、などとよせばいいのに大見得を切って、
「なんたってデジタル回路なんだから、余裕はたっぷり十分すぎるくらいあるのだから、誤動作などするわけがない。
誤動作なんかしたら、そりゃあ、あなた。よっぽど設計にアナがあるのですよ。」
なんてホラもホラ、大法螺を吹いて、ご丁寧に、「あんまり大見得を切ると引っ込みがつかなくなって恥をかくのが落ち」って自分でもわかってるじゃないの。
その通り。しっかりと恥をかいてしまいました。

でもそういうことなのです。
自分でわかっていて、そういう回路を選択して、そのために「やむを得ず」出てしまうヒゲをコンデンサでつぶすのは、恥だとは思いません。他に回避策があっても、あえてこれを選ぶ、という根拠があれば、よいのではありませんか。
それは設計ミスではありません。

しかし、今回はダメです。これは、はっきり言って、おばか。
どこが、おばかか？

こういうことです。
だいたいｒｅｇＷＲが遅れることははじめからわかっていました。


広大な基板全体に広がったｒｅｇＷＲの配線のあちこちから送られるオープンコレクタ出力信号をプルアップ抵抗で受けているのですから、立下りはまあ良いけれど、立ち上がりについては悲惨な波形になることはわかっていました。
そのことについては、［第７２回］で、ｒｅｇＷＲではありませんが「ｄ３〜ｄ０の立ち上がりが遅い」と書いています。書いているだけではなくて、オシロスコープで観測した波形写真までつけています。
そしてそのつぎの［第７３回］では「この遅れは２００ｎｓくらいはありそう」なので「ＣＰＵクロックは２ＭＨｚに落とすしかない」と書いています。

そこまでわかっているのですから、当然のことながら、ｒｅｇＷＲの遅れも頭にしっかり入っていたはずなのですが…。
まったく、うかつでした。

ＲＸのタイミングチャートをｒｅｇＷＲを中心にしてアレンジしたのが下図です。

ｒｅｇＷＲ信号は出力データ（Ｄ０−Ｄ７、ｉＢ０−ｉＢ７）のほぼ真中にあって、しかも立ち上がりの遅れを意識して、前よりも後ろを大きくあけています。
ＣＬＫは２ＭＨｚですから前が２５０ｎｓ、後ろには５００ｎｓの余裕があることになります。
これはＲＸのタイミングチャートなのですが、他のどの命令でもｒｅｇＷＲのタイミングはこのようになっています。
どう転んだって絶対に誤動作などしないはずの回路だったのですが…。

普通の回路はそれで良かったのです。
ＲＸも、普通に実行されている（つまり条件が成立して、普通のＲＥＴと同じようにリターンする）限りにおいては、全く問題はなかったのです。

ところがＲＸは、条件が成立しない場合には、途中で実行を中止してしまいます。
具体的にはＴ４のはじめのところでＭｃｌｒパルスを出力して、マシンクロックカウンタをクリアしてしまいます。
ここに落とし穴がありました。
前回にもお見せした、ロジアナの波形をもとにした図です。

一番下、Ｔ４のときにＭｃｌｒが出力されますが、「それはすでにＴ４が出されたあとなので」、そしてさらにそれに遅延が加わりますから、Ｔ４はある程度の期間は出力されてしまうことになります（１００ｎｓぐらい）。
するとその期間はｒｅｇＷＲ（ＩＣ４２のｐｉｎ１入力信号）もアクティブになります。
しかし、このｒｅｇＷＲはＩＣ４２でゲートされているため、ｐｉｎ２に入力されるＣＬＫ２がＬの期間でないと、レジスタへの書き込み信号として出力されることはありません。
もしも、ｒｅｇＷＲの立ち上がりがＣＬＫ２がＬになるよりも早ければ、です。

ｒｅｇＷＲの波形です。

下（ＣＨ２）がｒｅｇＷＲ（ＩＣ４２のｐｉｎ１入力信号）で、上（ＣＨ１）が誤出力されたＩＣ４２のｐｉ３からの出力信号です。
ちなみにこのタイミングはかなりワーストなもので、いつもこのようになるとは限りません。
オシロで捉えようとしてプログラムをループさせてみたのですが、なかなか捕まえられませんでした。
ＩＣ４２のｐｉｎ１にオシロのプローブをあてて、さらにちょいと＋アルファしてやっと必ず出力される状態になりました。

ところで、回路が間違っている、というからには、ではどういう回路にすべきだったのか、という問題になるのですが、それについては、また次回に書くことにいたします。

お手持ちのＭＹＣＰＵ８０が、ＲＸで誤動作するかどうかのテストについて、まず説明をいたします。
ＴＫ８０回路のキーから入力して、次のプログラムを書いてください。
８０００からでも９０００からでも良いのですが理由があって、かならず下２桁が００のアドレスから書いてください。

８０００　３ＥＦＦ　　　ＭＶＩ　Ａ，ＦＦ
８００２　Ｂ７　　　　　ＯＲＡ　Ａ
８００３　Ｃ８　　　　　ＲＺ
８００４　Ｃ３０３８０　ＪＭＰ　＄８００３

書き終わったら８０００からＲＵＮさせてみてください。
暴走したら、対策が必要です。
もし暴走しないでループを実行し続けたら、とりあえずは誤動作せずに動いています。
暴走しないで正しく動いている場合には、ＣＰＵは８００３から８００７の間を繰り返し実行し続けますから、ＰＣ（プログラムカウンタ）のＬＥＤは１０００００００　０００００１１１のように点灯して見えます。
この場合には、とりあえずは対策はしなくてもよいのですが、なにしろかなりぎりぎりのタイミングだと思いますから、気温などの変化によって、いつ誤動作が出てくるかわかりません。
できたらお手数で申し訳ありませんが、誤動作防止の対策をしていただいたほうがよろしいかと思います。

ところで、もし誤動作していたら、の話なのですが…。
下のように、８００４以下を書き換えて、もう一度実行してみてください。

８０００　３ＥＦＦ　　　ＭＶＩ　Ａ，ＦＦ
８００２　Ｂ７　　　　　ＯＲＡ　Ａ
８００３　Ｃ８　　　　　ＲＺ
８００４　００　　　　　ＮＯＰ
８００５　Ｃ３０３８０　ＪＭＰ　＄８００３

今度は誤動作しなくなったはずです（なぜなのかについては、次回に説明いたします）。

●ヒゲ退治の対策です

出てしまったヒゲをつぶすには２７０ｐＦのコンデンサをＩＣ４２のｐｉｎ３とＧＮＤ（ｐｉｎ７）との間に取り付けます。
もうひとつ、出なくするための対策として、ＩＣ４２のｐｉｎ１とＶｃｃ（ｐｉｎ１４）との間に１ＫΩの抵抗を取り付けます。これはもとのプルアップ抵抗（１ＫΩ）に、さらに並列に１ＫΩを追加することで、プルアップ抵抗を５００Ω相当にするものです。こうすることで、ｒｅｇＷＲ入力信号の立ち上がりをスピードアップすることができます。

ＭＹＣＰＵ８０の基板裏の写真です。

ＩＣ４２（７４ＨＣ３２）のｐｉｎ１とｐｉｎ１４との間に１ＫΩの抵抗を取り付け、ｐｉｎ３とｐｉｎ７の間に２７０ｐＦコンデンサを取り付けます。

もう少し拡大してみました。


抵抗を取り付けたあとの、ＩＣ４２のｐｉn１入力とｐｉｎ３出力信号の波形写真です。

下（ＣＨ２）がｒｅｇＷＲ（ＩＣ４２のｐｉｎ1入力）で上（ＣＨ１）がｐｉｎ３の出力です。
ｒｅｇＷＲ信号の立ち上がりが早くなり、ヒゲは完全に消えています。
（次回に続きます）

２００９．１０．２６ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る