2021.6.2
前へ
次へ
ホームページトップへ戻る

トランジスタでCPUをつくろう!
トランジスタで8080をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです!
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんTK−80モニタを乗せて、それからBASIC、CP/Mを走らせましょう!
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆


[第359回]



●CPLDロジアナで74HC175回路(Mクロック回路)の出力波形を確認しました

ジャノメ基板に組んだ74HC175を使ったMクロック回路テスト基板の出力波形をCPLDロジアナで確認しました。
下はテスト中の写真です。

Mクロック回路にはTクロック回路から出力されるTクロック信号を入力します。
写真の中ほどに見えるのがTクロック回路基板で右側に見えるのがMクロック回路基板です。

下はCPLDロジアナの出力波形です。

[第357回]と同じようにまずはサンプリングクロック5MHzで確認しました。
PROBE0はCLR信号です。
CLR信号として62.5KHzを入れています。
PROBE1はCLK信号です。
CLK信号として2MHzを入れています。
CLK信号はTクロック回路に入力するクロック信号です。
Mクロック回路もCLK信号に同期していますが初段でTクロックを分周して2倍の周期のクロック信号を作成するため、Mクロック回路の入力クロック信号としてはTクロック回路でCLK信号を分周して作ったCLK信号の2倍の周期のTクロック信号を使います。
PROBE2はMクロック回路に入力しているTクロック信号です。
PROBE3はM0出力です。
PROBE4〜PROBE7がM1〜M4出力です。
M1〜M4はTクロックの1周期分の幅のパルスです。
Mクロック回路の初段では上に書きましたようにTクロックの2倍の周期のクロックを作成しますが、M1〜M4はそのうちの半波を出力パルスにします。
M1〜M4の出力パルスがTクロックの1周期分の幅になるのはそのためです。
M0はCLRがHになったあとのTクロックの1周期の期間にHになりますが、CLRがLの期間中もHになります。
CLRがLのときはCPU回路は動作しませんから、その期間中ずっとM0=Hであっても問題はないと考えています。
CPLDロジアナで出力波形を確認した結果、74HC175で作ったMクロック回路ではTクロック回路と同様にM0〜M4まで正しい出力が得られていることが確認できました。

サンプリングクロックを10MHzにしました。


表示画面を少しスクロールしました。


サンプリングクロックを20MHzにしました。


表示をスクロールしました。


Tクロック回路での波形観測ではT0のところでヒゲが見えましたがMクロック回路の波形観測ではヒゲは見えませんでした。
T0のところのヒゲも見えたり見えなかったりしていましたのでMクロックでもたまたま見えなかっただけなのかもしれません。
ヒゲはAND回路からだけ出力されると考えられますからもし出たとしてもT0とM0からだけと考えられます。
それがもしCPU回路の動作に何か悪い影響を与えることがあるようなら、そのときに対策を考えることにします。
そのこと以外にはTクロックとMクロックをシフトレジスタを使って出力する回路にしても問題はないようです。
Mクロックの上位にはWクロックがありますがWクロック回路はMクロック回路と全く同じ回路なのでジャノメ基板に組んでテストをする必要はないでしょう。
Tクロック、Mクロックをシフトレジスタを使って作成するという案は、今回までの74HC175を使ったジャノメ基板での動作テストの結果、T0でのヒゲ(ひょっとするとM0、W0も)以外には問題はないことが確認できました。
74HC175を使ってテスト回路基板を作ったのはジャノメ基板に手ハンダで作成する手間を少しでも省くためで、基本回路は74HC74タイプのDフリップフロップを使ったシフトレジスタ回路です。
74HC175で動作が確認できたということは74HC74タイプのD−FFでも同じ結果が得られると考えてもよいでしょう。
最終的にはTクロック〜Wクロックをトランジスタ回路で作ることが目的ですから、それならばD−FFを使ったシフトレジスタ回路([第355回]の回路)をトランジスタ化すればよいということになります。
近いうちにトランジスタ版シフトレジスタ回路の試作基板を作って試してみることにします。

トランジスタでCPUをつくろう![第359回]
2021.6.2upload

前へ
次へ
ホームページトップへ戻る