トランジスタで８０８０をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんＴＫ−８０モニタを乗せて、それからＢＡＳＩＣ、ＣＰ／Ｍを走らせましょう！
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
［第３５９回］
●ＣＰＬＤロジアナで７４ＨＣ１７５回路（Ｍクロック回路）の出力波形を確認しました
ジャノメ基板に組んだ７４ＨＣ１７５を使ったＭクロック回路テスト基板の出力波形をＣＰＬＤロジアナで確認しました。
下はテスト中の写真です。
Ｍクロック回路にはＴクロック回路から出力されるＴクロック信号を入力します。
写真の中ほどに見えるのがＴクロック回路基板で右側に見えるのがＭクロック回路基板です。
下はＣＰＬＤロジアナの出力波形です。
［第３５７回］と同じようにまずはサンプリングクロック５ＭＨｚで確認しました。
ＰＲＯＢＥ０はＣＬＲ信号です。
ＣＬＲ信号として６２．５ＫＨｚを入れています。
ＰＲＯＢＥ１はＣＬＫ信号です。
ＣＬＫ信号として２ＭＨｚを入れています。
ＣＬＫ信号はＴクロック回路に入力するクロック信号です。
Ｍクロック回路もＣＬＫ信号に同期していますが初段でＴクロックを分周して２倍の周期のクロック信号を作成するため、Ｍクロック回路の入力クロック信号としてはＴクロック回路でＣＬＫ信号を分周して作ったＣＬＫ信号の２倍の周期のＴクロック信号を使います。
ＰＲＯＢＥ２はＭクロック回路に入力しているＴクロック信号です。
ＰＲＯＢＥ３はＭ０出力です。
ＰＲＯＢＥ４〜ＰＲＯＢＥ７がＭ１〜Ｍ４出力です。
Ｍ１〜Ｍ４はＴクロックの１周期分の幅のパルスです。
Ｍクロック回路の初段では上に書きましたようにＴクロックの２倍の周期のクロックを作成しますが、Ｍ１〜Ｍ４はそのうちの半波を出力パルスにします。
Ｍ１〜Ｍ４の出力パルスがＴクロックの１周期分の幅になるのはそのためです。
Ｍ０はＣＬＲがＨになったあとのＴクロックの１周期の期間にＨになりますが、ＣＬＲがＬの期間中もＨになります。
ＣＬＲがＬのときはＣＰＵ回路は動作しませんから、その期間中ずっとＭ０＝Ｈであっても問題はないと考えています。
ＣＰＬＤロジアナで出力波形を確認した結果、７４ＨＣ１７５で作ったＭクロック回路ではＴクロック回路と同様にＭ０〜Ｍ４まで正しい出力が得られていることが確認できました。
サンプリングクロックを１０ＭＨｚにしました。
表示画面を少しスクロールしました。
サンプリングクロックを２０ＭＨｚにしました。
表示をスクロールしました。
Ｔクロック回路での波形観測ではＴ０のところでヒゲが見えましたがＭクロック回路の波形観測ではヒゲは見えませんでした。
Ｔ０のところのヒゲも見えたり見えなかったりしていましたのでＭクロックでもたまたま見えなかっただけなのかもしれません。
ヒゲはＡＮＤ回路からだけ出力されると考えられますからもし出たとしてもＴ０とＭ０からだけと考えられます。
それがもしＣＰＵ回路の動作に何か悪い影響を与えることがあるようなら、そのときに対策を考えることにします。
そのこと以外にはＴクロックとＭクロックをシフトレジスタを使って出力する回路にしても問題はないようです。
Ｍクロックの上位にはＷクロックがありますがＷクロック回路はＭクロック回路と全く同じ回路なのでジャノメ基板に組んでテストをする必要はないでしょう。
Ｔクロック、Ｍクロックをシフトレジスタを使って作成するという案は、今回までの７４ＨＣ１７５を使ったジャノメ基板での動作テストの結果、Ｔ０でのヒゲ（ひょっとするとＭ０、Ｗ０も）以外には問題はないことが確認できました。
７４ＨＣ１７５を使ってテスト回路基板を作ったのはジャノメ基板に手ハンダで作成する手間を少しでも省くためで、基本回路は７４ＨＣ７４タイプのＤフリップフロップを使ったシフトレジスタ回路です。
７４ＨＣ１７５で動作が確認できたということは７４ＨＣ７４タイプのＤ−ＦＦでも同じ結果が得られると考えてもよいでしょう。
最終的にはＴクロック〜Ｗクロックをトランジスタ回路で作ることが目的ですから、それならばＤ−ＦＦを使ったシフトレジスタ回路（［第３５５回］の回路）をトランジスタ化すればよいということになります。
近いうちにトランジスタ版シフトレジスタ回路の試作基板を作って試してみることにします。
トランジスタでＣＰＵをつくろう！［第３５９回］
２０２１．６．２ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る