(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第３３２回］
●［７］ＪＭＰ命令回路の実装です
［第３１２回］で説明した作業です。
今回はＪＭＰ命令の回路を実装します。
実装する部分は、こちらのシルク図で、黄緑色で着色したところです。
ところがその黄緑色のうち画面左下方にあるＷＫＨレジスタ回路は［第３２６回］で説明しましたように、［５］のＭＶＩ回路で必要であることがわかりましたので、先に組み付けてしまいました。
すると今回の作業はほんとにわずかです。
じきに完了してしまいました。
いよいよＪＭＰ命令のテストです。
ＪＭＰ命令、特に条件ＪＭＰ命令が使えると、うんとプログラムらしくなります。
さっそくテストしてみたのですが…。
ＪＭＰできません。
またしても、配線のミスか…？
●ＩＣの組み付け順序が間違っていました
回路図を調べてみたところ、配線のミスではなくて、［第３２６回］のときと同じく、必要な回路を後回しにしていたことがわかりました。
回路図№１５の一部です。
黄緑色で囲ったところは、次の［８］で組み付ける予定になっていたのですが、この回路はＪＭＰ命令で使われていることがわかりました。
ほかにもまだありました。
回路図№１６の一部です。
黄緑色で囲ったところは、次の［８］で組み付ける予定になっていたのですが、この回路もＪＭＰ命令で使われていることがわかりました。
ＩＣ４１、ＩＣ５１の７４ＨＣ０３とＩＣ１７３の７４ＨＣ０５を追加で組み付けました。
あらためてＪＭＰ命令のテストプログラムを実行してみたところ、今度は無事動作いたしました。やれやれ、です。
●必要なＩＣを追加実装したあとの基板の写真です
写真をクリックすると拡大画像を見られます。サイズが大きい（約１．４ＭＢ）ので、インターネットの低速接続環境では、ダウンロードに時間がかかります。ご注意ください。
●［７］ＪＭＰ命令回路の動作テストです（操作説明書から）
●１２．ＪＭＰ命令のテスト
ＭＹＣＰＵ８０組立説明書 Ⅲ組立 ［７］ＪＭＰ命令回路 の組立作業後に行う動作テストの説明です。
●１２－１． ＪＭＰ命令のテストプログラムをメモリに書く
メモリに次のプログラムを書きます（１． メモリにデータを書き込む の説明を参考にして操作してください）。
００００ ３Ｅ００ ＭＶＩ Ａ，００
０００２ ４７ ＭＯＶ Ｂ，Ａ
０００３ ４Ｆ ＭＯＶ Ｃ，Ａ
０００４ ５７ ＭＯＶ Ｄ，Ａ
０００５ ５Ｆ ＭＯＶ Ｅ，Ａ
０００６ ０Ｃ ＩＮＲ Ｃ
０００７ Ｃ２０６００ ＪＮＺ ＄０００６
０００Ａ ０４ ＩＮＲ Ｂ
０００Ｂ Ｃ２０６００ ＪＮＺ ＄０００６
０００Ｅ １Ｃ ＩＮＲ Ｅ
０００Ｆ Ｃ２０６００ ＪＮＺ ＄０００６
００１２ １４ ＩＮＲ Ｄ
００１３ Ｃ３０６００ ＪＭＰ ＄０００６
（リスト８） ＪＭＰ テストプログラム
［注記］ＪＮＺとＪＭＰ命令のジャンプ先アドレスが０００６ではなくて＄０００６になっていますが、これは当社オリジナルの８０８０アセンブラで１６進数アドレスを表記するときのルールです。
●１２－２． テストプログラムを実行する
プログラムの実行の仕方については ４． テストプログラムを実行する を参照してください。
ＲＥＳＥＴＳＷを押しながら、ディップスイッチＤＳ３－４をＯＦＦにします。その後ＲＥＳＥＴＳＷを離すとプログラムが実行されます。
このプログラムは８ビットのレジスタＣ、Ｂ、Ｅ、Ｄを直列につないで３２ビットのカウンタにしたものです。最初にＣレジスタが００からＦＦまでインクリメントし、ＦＦから００になるときに、その上位にあるＢレジスタがインクリメントされます。そのようにして、Ｃ、Ｂ、Ｅ、Ｄの順にカウントが進みます。
カウントが進む様子はレジスタのＬＥＤで目視することができますが、ＣレジスタとＢレジスタは非常に高速なのでほとんど全点灯しているようにしか見えません。
Ｃレジスタが＋１カウントアップするのにかかる時間は、ＩＮＲ Ｃ命令とＪＮＺ ＄０００６命令の実行時間を加算したものになります。
８０８０命令説明書から、ＩＮＲ Ｃの実行クロック数は８クロック、ＪＮＺ命令の実行クロック数は１２クロックまたは８クロックです。ＪＮＺ命令はＣが００になるときだけは８クロックですがその他の場合には１２クロックです。
ＭＹＣＰＵ８０のＣＰＵクロックは２ＭＨｚですから、１マシンクロックは０．５μＳです。
ですからＣレジスタが＋１カウントアップするのにかかる時間は、
（８＋１２）×０．５＝１０μＳということになります。
Ｃレジスタが００から次の００までカウントアップして、その上位のＢレジスタが＋１カウントアップするのにかかる時間は、その２５７倍（Ｂレジスタの＋１アップの分も含める）ですから、２５７０μＳ（２．５７ｍＳ）になります。
ＪＮＺ命令は２５６回に１回は８クロックになりますから、正確に計算すると、２５７０－４×０．５＝２５６８μＳです。
Ｂレジスタが００から次の００までカウントアップして、その上位のＥレジスタが＋１カウントアップするのにかかる時間は、２．５６８×２５６≒６５７．４ｍＳになります。
［注記］上記の計算の詳細については、当社ホームページの
「つくるＣＰＵ［第１４８回］」（http://www.alles.or.jp~thisida/mycpu148.html）
を参照してください。
Ｅレジスタは６５７．４ｍＳに１回カウントアップされますから、ＬＥＤに表示されるＥレジスタの値に６５７．４ｍＳを掛けることで、プログラム開始からの経過時間を求めることができます。
たとえば、Ｅレジスタが００から次の００までカウントアップして、その上位のＤレジスタが＋１されたとき、つまりＤレジスタが１でＥレジスタが００になったときのスタートからの経過時間は、次の計算によって求められます。
１６進数の１００は１０進数の２５６ですから、
６５７．４×２５６＝１６８２９４．４ｍＳ
約１６８．３秒になります。
テストプログラム（リスト８）はＪＭＰ命令とＪＮＺ命令をテストするだけのプログラムです。
条件ＪＭＰ命令にはＪＮＺのほかにもＪＺ、ＪＮＣ、ＪＣ、ＪＰＯ、ＪＰＥ、ＪＰ、ＪＭの各命令があります。
しかしそれらの命令はデコード回路以外ではＪＮＺと同じ回路になっていますから、ＪＮＺが正しく動作すればそのほかの条件ＪＭＰ命令も正しく動作すると考えてもよいでしょう。
そこでここではＪＮＺ以外の条件ＪＭＰ命令のテストは省略することにしました（全ての命令をテストするテストプログラムは、ＴＫ８０回路完成後に実行できるものを用意してあります）。
☆☆☆操作説明書からのコピーはここまでです。
操作説明書には図はありますが画像（基板の写真）はありません。でもせっかくのホームページですから、写真もＵＰいたします。☆☆☆
●テストプログラムを実行中の写真です
Ｄレジスタが０１、Ｅレジスタが５Ｆを表示しています。
０１５Ｆは１０進数に直すと、３５１です。
Ｅレジスタが＋１するのには０．６５７４秒かかりますから、
３５１×０．６５７４＝２３０．７秒になります。
２３０．７秒は３分５０秒７ですから、ストップウォッチの表示とぴったり一致しました。
●８０８０命令説明書（３）
☆☆☆［第３３０回］の続きです☆☆☆
●［６］ その他の算術演算、ＣＰＵ制御命令
５７． ＤＡＡ コード ２７ クロック１０（４）
加算後のＡレジスタの内容をＢＣＤ表示２桁に直します。動作はかなり複雑ですが、８ビットの数をＢＣＤ２桁とみなして加減算した後この命令を行うことによって、結果もＢＣＤ２桁で得られるものです。したがって、加算を行う前の数値がＢＣＤ表現で誤っている場合（例えばＡＢとか７Ｄ）はＤＡＡ命令によっても正しい結果は得られません。Ｚ８０は減算後のＤＡＡにも対応していますが、８０８０は加算のみで減算には対応していません。加算にはＡＤＤ、ＡＤＣのほかＩＮＣ命令も含まれます。結果が０のときＺ＝１、マイナスの時Ｓ＝１、また、結果のビットが１であるものが偶数個あるときＰ＝１、またさらに上位桁へのキャリー、ボローが出た場合はＣ＝１になります。
５８． ＣＭＡ コード ２Ｆ クロック１０（４）
Ａの内容の１、０を反転します（各ビット毎 １→０、０→１にする）。フラグは変化しません。
５９． ＣＭＣ コード ３Ｆ クロック６（４）
キャリーフラグＣを反転します。他のフラグは変化しません。
６０． ＳＴＣ コード ３７ クロック６（４）
キャリーフラグＣをセットします。他のフラグは変化しません。
６１． ＮＯＰ コード ００ クロック４（４）
何も実行しないで次の命令に進みます（Ｎｏ Ｏｐｅｒａｔｉｏｎ）。
６２． ＨＬＴ コード ７６ クロック４（７）
割込かリセットがかかるまでＣＰＵの実行を停止します。
６３． ＤＩ コード Ｆ３ クロック６（４）
割込を禁止します。ＤＩ命令の実行後はＩＮＴ信号が入力されても新たな割込は発生しません。
リセット後は割込禁止状態になります。
６４． ＥＩ コード ＦＢ クロック６（４）
ＥＩ命令が実行されると、その次の命令の実行後から割込が受け付け可能状態になります。
ＥＩ命令の実行後ではなくて、その次の命令の実行後から、割込みの受け付けが可能になるようにしている理由は、割込み処理プログラムの最後は通常ＲＥＴ命令で終わっているために、もしＥＩ命令の実行後に割込みの受け付けが可能になっていると、割込み処理が終わってメインプログラムに戻るためのＲＥＴ命令が実行される前に次の割込みが受け付けられてしまい、二重に割込みが実行されてしまう可能性が出てくることを避けるためです。
●［７］ １６ビット算術演算命令
６５． ＤＡＤ Ｂ コード ０９ クロック１６（１０）
ＨＬの内容とＢＣの内容を加算し、結果をＨＬに入れます。ビット１７からのキャリーがあればＣ＝１になります。ビット１１からのキャリーがあればＨ＝１になります。
６６． ＤＡＤ Ｄ コード １９ クロック１６（１０）
ＨＬとＤＥとを加算し、結果をＨＬに入れます。フラグについては６５．ＤＡＤ Ｂと同じです。
６７． ＤＡＤ Ｈ コード ２９ クロック１６（１０）
ＨＬの内容を２倍にします。フラグは６５．ＤＡＤ Ｂと同じです。
６８． ＤＡＤ ＳＰ コード ３９ クロック１６（１０）
ＨＬとＳＰとを加算し、結果をＨＬに入れます。フラグは６５．ＤＡＤ Ｂと同じです。
６９． ＩＮＸ Ｂ コード ０３ クロック１２または８（５）
ＢＣの内容を＋１します。フラグは変化しません。
下位レジスタから上位レジスタへのキャリーがあるときは１２クロック、ないときは８クロックです。
７０． ＩＮＸ Ｄ コード １３ クロック１２または８（５）
ＤＥの内容を＋１します。フラグは変化しません。
下位レジスタから上位レジスタへのキャリーがあるときは１２クロック、ないときは８クロックです。
７１． ＩＮＸ Ｈ コード ２３ クロック１２または８（５）
ＨＬの内容を＋１します。フラグは変化しません。
下位レジスタから上位レジスタへのキャリーがあるときは１２クロック、ないときは８クロックです。
７２． ＩＮＸ ＳＰ コード ３３ クロック１２または８（５）
ＳＰの内容を＋１します。フラグは変化しません。
下位レジスタから上位レジスタへのキャリーがあるときは１２クロック、ないときは８クロックです。
７３． ＤＣＸ Ｂ コード ０Ｂ クロック１２または８（５）
ＢＣの内容を－１します。フラグは変化しません。
下位レジスタから上位レジスタへのボローがあるときは１２クロック、ないときは８クロックです。
７４． ＤＣＸ Ｄ コード １Ｂ クロック１２または８（５）
ＤＥの内容を－１します。フラグは変化しません。
下位レジスタから上位レジスタへのボローがあるときは１２クロック、ないときは８クロックです。
７５． ＤＣＸ Ｈ コード ２Ｂ クロック１２または８（５）
ＨＬの内容を－１します。フラグは変化しません。
下位レジスタから上位レジスタへのボローがあるときは１２クロック、ないときは８クロックです。
７６． ＤＣＸ ＳＰ コード ３Ｂ クロック１２または８（５）
ＳＰの内容を－１します。フラグは変化しません。
下位レジスタから上位レジスタへのボローがあるときは１２クロック、ないときは８クロックです。
●［８］ 回転、シフト命令
７７． ＲＬＣ コード ０７ クロック１０（４）
Ａレジスタの内容を１ビット左にシフトし、ビット７のデータをビット０に入れると共にキャリーＣにも入れます。Ｃ以外のフラグは変化しません。
７８． ＲＡＬ コード １７ クロック１０（４）
キャリーを含め９ビットのデータを左に１ビット回転させます。Ｃ以外のフラグは変化しません。
７９． ＲＲＣ コード ０Ｆ クロック１０（４）
Ａの内容を右に１ビットシフトさせると共にビット０のデータをキャリーＣにも入れます。Ｃ以外のフラグは変化しません。
８０． ＲＡＲ コード １Ｆ クロック１０（４）
キャリーを含め９ビットのデータを１ビット右に回転させます。Ｃ以外のフラグは変化しません。
●［９］ ジャンプ命令 このグループの命令は、フラグに影響を与えません。
８１． ＪＭＰ Ｂ３Ｂ２ コード Ｃ３×××× クロック１２（１０）
１６ビットのデータＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
８２． ＪＮＺ Ｂ３Ｂ２ コード Ｃ２×××× クロック １２（Ｚ＝０）または８（Ｚ＝１） （１０）
ＺフラグがセットされていなければＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
８３． ＪＺ Ｂ３Ｂ２ コード ＣＡ×××× クロック １２（Ｚ＝１）または８（Ｚ＝０） （１０）
ＺフラグがセットされていたらＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
８４． ＪＮＣ Ｂ３Ｂ２ コード Ｄ２×××× クロック １２（Ｃ＝０）または８（Ｃ＝１） （１０）
ＣフラグがセットされていなければＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
８５． ＪＣ Ｂ３Ｂ２ コード ＤＡ×××× クロック １２（Ｃ＝１）または８（Ｃ＝０） （１０）
ＣフラグがセットされていたらＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
８６． ＪＰＯ Ｂ３Ｂ２ コード Ｅ２×××× クロック １２（Ｐ＝０）または８（Ｐ＝１） （１０）
ＰフラグがセットされていなければＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
８７． ＪＰＥ Ｂ３Ｂ２ コード ＥＡ×××× クロック １２（Ｐ＝１）または８（Ｐ＝０） （１０）
ＰフラグがセットされていたらＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
８８． ＪＰ Ｂ３Ｂ２ コード Ｆ２×××× クロック １２（Ｓ＝０）または８（Ｓ＝１） （１０）
ＳフラグがセットされていなければＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
８９． ＪＭ Ｂ３Ｂ２ コード ＦＡ×××× クロック １２（Ｓ＝１）または８（Ｓ＝０） （１０）
ＳフラグがセットされていたらＢ２Ｂ３で示されるアドレスにジャンプします。
Ｂ２Ｂ３については ８．ＬＤＡ Ｂ３Ｂ２ の説明を参照してください。
９０． ＰＣＨＬ コード Ｅ９ クロック８（５）
ペアレジスタＨＬの内容をプログラムカウンタＰＣにロードします。つまりＨＬで示されるアドレスへジャンプします。
●過去記事へのリンク
［第３１２回］でつけたリンクと同じですけれど、何かのお役に立てば、ということでここにも置くことにしました。
０８／９／８ ［第６１回］●ＪＭＰ命令の説明です●話の順番として、ＪＭＰ命令をデコードする回路です●２枚目の基板にある全命令のデコード回路です●ＪＭＰ命令のタイミングチャートです
０８／９／９ ［第６２回］●ＪＭＰ命令の回路図です●２番目の基板にＩＣを取り付けました
０８／９／１０ ［第６３回］●条件ＪＭＰ命令●条件ＪＭＰ命令（条件不成立のとき）のタイミングチャート●２枚目の基板に部品を全部実装しました
０８／９／２３ ［第７６回］●ＪＭＰ命令のクロック毎の動作の写真です
０８／１０／４ ［第８７回］●条件ＪＭＰ命令のクロック毎の動作の写真です●ＪＺ命令のクロック毎の動作の写真です（１）●ＤＣＲ Ａ命令実行後のフラグの状態です●ＪＮＺ命令のクロック毎の動作の写真です（１）
０８／１０／５ ［第８８回］●ＪＮＺ命令のクロック毎の動作の写真です（２）●ＩＮＲ Ａ命令実行後のフラグの状態です●ＪＺ命令のクロック毎の動作の写真です（２）
０８／１０／６ ［第８９回］●ＪＰ命令のクロック毎の動作の写真です（１）●ＤＣＲ Ａ命令実行後のフラグの状態です●ＪＭ命令のクロック毎の動作の写真です（１）
０８／１０／７ ［第９０回］●ＪＭ命令のクロック毎の動作の写真です（２）●ＩＮＲ Ａ命令実行後のフラグの状態です●ＪＰ命令のクロック毎の動作の写真です（２）
０９／１／２５ ［第１４７回］●ＩＮＲ／ＤＣＲレジスタを実装しました●ＪＭＰ命令の回路を実装しました●ワークレジスタがおかしい…
０９／１／２７ ［第１４８回］●ＩＮＲ命令とＪＮＺ命令を使ったプログラム●ＩＮＲ命令の実行時間●ＪＮＺ命令の実行時間●プログラムの実行時間
０９／６／３０ ［第２６４回］●ＪＭＰ、ＣＡＬＬ、ＲＥＴ、ＰＣＨＬのテストプログラムです
２００９．９．１１ｕｐｌｏａｄ
２００９．９．１２一部追記・修正
前へ
次へ
ホームページトップへ戻る