標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［日付順目次１（２００８年）］
過去記事をテーマに関係なく日付順に目次としてまとめました。
最初は上記のテーマで書き始めましたので、便宜上そのままのタイトルになっていますが、日付が進むと別のテーマも出てきます。
未整理のところもありますがテーマ別の目次も作成していますので、目的に応じてそちらも参照してください。
０８／７／１０ 新企画「ＴＴＬでＣＰＵをつくろう」（組立キット）［第１回］紹介記事掲載開始（ブログ風）。
●ＴＴＬを使った組立キットで、何か面白いものはないだろうか？●コンピュータをつくろう！●マイクロプロセッサ［インテル８０８０］との出会い●ついにコンピュータ完成、か？●あの、ＴＫ８０が！●そして、ＢＡＳＩＣが！おお！動いた！●本当に作りたかったのは、こんなモノではなかったはず…●今こそ、ＣＰＵをつくろう！
０８／７／１１ ［第２回］●なぜＴＴＬでつくるのか？理由についてその２です●では、何をつくるか？と言えば、やっぱりこれしかない！のではありませんか？
［第３回］●８０８０はこんなＩＣなのだ！
０８／７／１２ ［第４回］●実は、すでに設計は完了してしまっているのです
［第５回］●今回の回路の基本的なコンセプト
０８／７／１３ ［第６回］●では、どんなＩＣを使っているのでしょう？
０８／７／１４ ［第７回］●回路図設計は大変な作業だったけれど…プリント基板配線図作成はもっと大変！●しかし…。プリント基板もハンパじゃあなかった。●プリント基板作成ソフト（ＣＡＤ）●フリーのプリント基板エディタ
０８／７／１５ ［第８回］●さて、残りの回路はどうなるのでしょう？●残りの回路の基板
０８／７／１６ ［第９回］●落ち着いて、最初からもう一度考えてみよう！●やっぱりムリだった…。●でも、せっかくなので、ＣＰＵをつくる組立キットはあきらめたくはない
０８／７／１７ ［第１０回］●宿題の答えです●十進補正って何だ？●１６進数●ここからがやっと本題のＤＡＡのおはなし●ＢＣＤ数
０８／７／１８ ［第１１回］●新しい組立キットを考えました！●４ビットＣＰＵの組立キットです！●４ｂｉｔマイコンボードＭＣ４命令コード表●ところで、ＩＣの使用個数は減ったのでしょうか？
０８／７／１９ ［第１２回］●またまた大変なことをみつけてしまいました●フリーの回路図エディタ●実は、「回路図」は一番最後に出来あがる！●プログラムを書くときも、ぶっつけ本番！●ＰＣ（プログラムカウンタ）の回路図（お馬鹿）の答えです●ＰＣ（プログラムカウンタ）には、７４ＨＣ１９３を使う（７４ＨＣ１９１では、だめです）
０８／７／２０ ［第１３回］●ＤＡＡのお話の続きです●ＢＣＤ数の計算でも、２進数の計算と結果が一致する場合もある●一致する計算と不一致になる計算を区別して整理してみよう●ＤＡＡの補正の方法が見えてきた！●しかし、それだけでは問題はまだ解決しない！●しかし、計算結果に「色」がついていた！●では、どのように補正するのか？●まだ、説明は終わりません！●キャリーフラグが問題！●以上のまとめ●まだ、宿題は全然終わりではありません！
０８／７／２１ ［第１４回］●ＤＡＡの続き（その２ 減算に対しては？）●ところで、余談ですが、２進数、１６進数には符号付の数と符号無しの数があります●２の補数（７月２２日追記）●「１の補数」と「２の補数」●１６ビットの２進数●１６ビットの計算●２進数の、正の数と負の数●符号付の２進数には「符号ビット」というものがある●マイナスのマイナスはプラス、だが…●まだ、納得がいきません●本題に戻ります。ＢＣＤ数の減算と２進数の減算の結果の違いについて整理してみましょう
０８／７／２２ ［第１５回］●ＤＡＡのお話の続き（その３ 「減算後の補正について」の続き）●その前に、前回の加筆訂正についてのご報告です。●減算の代わりに加算する●上位桁についても同じ考え方ができるか？●上位桁と下位桁の両方ともに補正が必要な場合はどうなるか？●減算に対するＤＡＡ（十進補正）のまとめ
０８／７／２３ ［第１６回］●ＤＡＡのお話の続き（その４ 最終回、のつもりでしたけれど…）●それでは、どんな回路になるのでしょうか？●忘れてしまうところでした。Ｎフラグについてです●負の２進数について、もう少し
０８／７／２４ ［第１７回］●ＤＡＡのお話の続き（その５ 今度こそ、本当に終わり、です）●人間の計算方法（十進数）とコンピュータの計算法（２進数）は根本的に異なっている●コンピュータは単純な作業が得意。複雑な思考は、できません。●符号付２進数の特徴とは？●２進数は「金太郎飴」と同じ
０８／７／２６ ［第１８回］●試作基板を発注しました●また、大ミスをみつけてしまいました…●ＴＴＬは遅い！●ＯＲを８ゲートも追加！●不幸はまだ続く！
０８／７／２７ ［第１９回］●２枚目の基板の配線チェック作業に入りました●Ｐ／Ｖフラグ（パリティ＆オーバーフローフラグ）●そうか！８０８０とＺ８０の比較資料をみつければ、良かったんだ！●Ｎフラグの回路と同じように、オーバーフローフラグの回路も、削除！
０８／７／２８ ［第２０回］●まずは、パリティフラグについて、少しだけ●コンピュータで使われる文字コードのお話●ＡＳＣＩＩコード●７ビットコードと８ビットコード●お話をもとに戻します。７ビットコードと８ビットコードの、別の切り口です●７ビットコードとパリティチェックは相性がいい●やっとパリティフラグの登場です●しかし、８ビットコードではこうは都合よくはいきません●お話はさらに脱線してしまいます●ＢＣＤ数と十進数と２進数、その上さらに今度は文字コードです！●ＬＦとＣＲ●例をあげて説明します（以上、７月２９日大幅に加筆いたしました）●それでは、やっと、オーバフローフラグのお話です●８０８０はオーバーフローなどいたしません（？）●そんな話は、おかしいよー！それじゃＩＮＣ（ＩＮＲ）命令は１２７を超えて実行はできないと言うの？
０８／７／２９ ［第２１回］●ＩＮＲ／ＤＣＲのオーバーフローフラグ回路●まず、ＤＣＲ回路について説明しましょう●ＩＮＲ回路はこのままではわかりづらい●ＯＲゲートがＡＮＤになる？
０８／７／３０ ［第２２回］●２枚目の基板の最終チェックが済みました
０８／７／３１ ［第２３回］●２枚目の基板図の写真です●少しずつ、回路の説明をはじめましょう●レジスタの回路図です。Ａ、Ｂ、Ｃ、Ｄ、Ｅの各レジスタです●ＨレジスタとＬレジスタです●内緒のワークレジスタです
０８／８／１ ［第２４回］●回路の説明にとりかかろうと思った矢先に…●なんとか、ＩＣの数を減らせないだろうか●結局、今のままでいくことに…
０８／８／２ ［第２５回］●こんどこそ、やっと、本当に回路の説明にはいります●なので、まずインパクトのある回路図から、どどっとお見せいたします●周辺部（データバス、アドレスバス）およびＯＰコードレジスタです●回路図の簡単な説明です（２００８．８．３追記）●まずはデータバスです●アドレスバス●ｄ０〜ｄ３、ｓ０〜ｓ３は何の信号か？●ＯＰコードレジスタ●ＬＥＤを山ほど使います！●ＬＥＤ回路について●ＴＴＬの出力にＬＥＤのアノードはつなげない●７４ＨＣシリーズの出力にはＬＥＤのアノードをつなぐことができる●オープンコレクタまたはオープンドレイン●ＴＴＬとＨＣは違うじゃないの
０８／８／３ ［第２６回］●タイトルを訂正いたしました●前回についても少し加筆しました●なぜＬＥＤの接続に２通りを使っているのでしょう？その理由です●では、まず、そもそもなぜプルアップ抵抗が必要なのか？の説明から●ＣＭＯＳの入力端子をオープンにしてはいけません！●だけど、ＣＭＯＳはほとんど電流を消費しないＩＣだったのではないの？●ファンアウトということ●ＣＭＯＳのファンアウトはン百？●ＣＭＯＳでは流れないはずの電流が流れてしまう？●ＣＭＯＳは出力がスイッチするときに電流が流れる（らしい）●ラインをハイインピーダンスにしてはいけないので、プルアップ（またはプルダウン）●それでは、プルアップ抵抗があると、なぜＬＥＤのアノード接続ができなくなるのか？その理由です●いや、それでもＬＥＤを直接接続できるはず●欠点とは？
０８／８／４ ［第２７回］●回路図の説明をあと少し…●ｓ０〜ｓ３、ｄ０〜ｄ３（レジスタアドレス）●レジスタ選択回路
０８／８／５ ［第２８回］●水晶発振回路
０８／８／６ ［第２９回］●ＪＫフリップフロップとＤフリップフロップ
０８／８／７ ［第３０回］●７４ＨＣＵ０４●７４ＨＣシリーズのデータシートの入手先
０８／８／８ ［第３１回］●メールをいただきました●やっぱりＡＭＤだったんだ！●でも残念ながら、フラグについては不明のまま●そうそう、もうひとつ、ホームページについての情報もいただいておりました●でも…、なんだか、少し、おかしいような…●でも、気になるので…、もう少し、探ってみました●算術演算命令のＰ（ｐａｒｉｔｙ）フラグには意味は無いのか？●名探偵の推理●試作基板が、いよいよ、出来てきそうですよ！
０８／８／９ ［第３２回］●フラグについて（続き）●Ａフラグとは？●毛利のおっちゃんの名推理（その後）●また、メールをいただきました
０８／８／１１ ［第３３回］●プルアップはダイオードがあるとダメ、でした●なんと、リレー１０００個を使った計算機！●なにごとにも検証が大事です●うちのシステムはほんと、便利なシステムなんですよー
０８／８／１２ ［第３４回］●基板が出来てきました！
０８／８／１３ ［第３５回］●基板が少しずつ完成に近づいてきました●デバッグ回路を用意しました
０８／８／１４ ［第３６回］●試運転成功！動きましたよ！●あとは明日。本日はここまで。さあ、乾杯！
０８／８／１５ ［第３７回］●まずは、メモリテストから始めましょう●いよいよお待ちかね、の本番テスト、です●最初はクロックを入力して１マシンサイクルずつ実行●今度はいよいよ、本番中の本番、通常のクロック（４ＭＨｚ）で一気に実行させます
０８／８／１６ ［第３８回］●水晶発振回路●やっぱりＨＣは電流を消費しませんでした●ＳＴＥＰ回路は削除●２枚目の試作基板も発注予定
０８／８／１７ ［第３９回］●ＯＰコードフェッチサイクル●Ｔ、Ｍ、Ｗクロック発生回路は「つくるＣＰＵ」回路の心臓部です●もういちどＯＰコードフェッチのタイミングチャート●プログラムカウンタの回路図です●ＯＰコードレジスタ部分の回路図です●制御信号作成回路です●論理ゲートの回路図はこう描くと、もっとわかりやすくなります●ＯＰコード（マシン語命令コード）をＯＰコードレジスタにラッチします●そして最後の仕上げです
０８／８／１８ ［第４０回］●回路図を差し替えました●本日はいよいよ、ＭＯＶ命令、ＭＶＩ命令、ＨＬＴ命令の回路の説明です（でも本日だけではとても終わりません）●ＭＯＶ命令のマシン語コード●ＨＬＴ命令●ＭＶＩ命令のマシン語コード●ＭＶＩ命令の動作●さて、ＭＯＶ、ＨＬＴ、ＭＶＩ命令の回路図です●まずは、ＭＯＶ ｒ，ｒ’の回路図です●ＭＯＶ ｒ，ｒ’のタイミングチャートです●ＭＯＶ ｒ，ｒ’回路の説明です●どうして、ｒｅｇＲＤはＭ２で、ｒｅｇＷＲはＴ４なのでしょう？●Ｍｃｌｒっていったい何者？
０８／８／１９ ［第４１回］●ステップ動作について●外部クロックを使ってマシンサイクル毎に実行できる●ＭＯＶ ｒ，ｒ’の動作をクロックごとに実行させてみました●クロック毎の動作の様子を写真に撮りました
０８／８／２０ ［第４２回］●ＭＯＶ ｒ，Ｍの回路図です●ＭＯＶ ｒ，Ｍ のタイミングチャートです
０８／８／２１ ［第４３回］●ＭＯＶ ｒ，Ｍの動作をクロックごとに実行させてみました●クロック毎の動作の様子です
０８／８／２２ ［第４４回］●ＭＯＶ Ｍ，ｒの回路図です●ｓ≠１１０は条件に加えなくてもよい？●ＭＯＶ ｒ，Ｍ のタイミングチャートです●ＭＥＭＷＲの出力タイミングについて
０８／８／２３ ［第４５回］●ＭＯＶ回路を大幅に変更してしまいました●改造後のＭＯＶ ｒ，Ｍのタイミングチャートです●改造後のＭＯＶ Ｍ，ｒのタイミングチャートです●ＭＥＭＷＲからｄａｔａＯＵＴをつくる●ＲＣは使わない方がいい●ＭＥＭＷＲ、ＭＥＭＲＤの回路図です●ＲＳフリップフロップ●次はＤフリップフロップの出番です
０８／８／２４ ［第４６回］●改造後の回路で、ＭＯＶ Ｍ，ｒの動作をクロックごとに実行させてみました●クロック毎の動作の様子です
０８／８／２５ ［第４７回］●またすこし、追記いたしました●テーマとは全く関係ありませんが…Ｏｐｅｒａが９．５２にバージョンアップ
０８／８／２６ ［第４８回］●ダイオードＯＲ●ワイヤードＯＲ●なぜ普通のＯＲ回路は使えないのか？●ＣＰＵ回路のほとんどは、いつも止まっている●ワイヤードＯＲは複数の出力線を１本にしてしまう●ゲートの出力同士はつなぐことができません●ＣＰＵ回路では７４ＨＣ０３と７４ＨＣ０５が大活躍●ワイヤードＯＲにはプルアップ抵抗が必要●やっと、ダイオードＯＲの説明です●ダイオードＯＲをＬＳＴＴＬで使うのはまずい●ワイヤードＯＲは負論理にしなければならない
０８／８／２７ ［第４９回］●ＭＶＩ命令の説明です●ＭＶＩ ｒ，Ｉ８の回路図です●ＭＶＩ ｒ，Ｉ８のタイミングチャートです
０８／８／２８ ［第５０回］●ＭＶＩ ｒ，Ｉ８の動作をクロックごとに実行させてみました●クロック毎の動作の様子です０８／８／２９ ［第５１回］●ＭＶＩ Ｍ，Ｉ８の説明です●ＭＶＩ Ｍ，Ｉ８はダイレクトに実行することができません●ＭＶＩ Ｍ，Ｉ８を実行させるためには、ワークレジスタが必要●ＭＶＩ Ｍ，Ｉ８の回路図です●ＭＶＩ Ｍ，Ｉ８のタイミングチャートです
０８／８／３０ ［第５２回］●ＭＶＩ Ｍ，Ｉ８の動作をクロックごとに実行させてみました●クロック毎の動作の様子です
０８／８／３１ ［第５３回］●ＨＬＴ命令の説明です●ＨＬＴ命令の回路図です●ＨＬＴ命令のタイミングチャートです●ＨＬＴはＰＣのカウントアップを禁止することで、ＨＬＴとなる●プログラムカウンタの回路図（カウントアップを禁止している部分の回路）
０８／９／１ ［第５４回］●ＨＬＴ命令の説明の続きです●なぜＨＬＴ命令なのに、動いているのでしょう？●ＭＯＶ命令とＨＬＴ命令の競合●ＡＮＤを追加した、ＭＯＶ命令の回路図です●ついうっかりしてしまった、７４ＨＣ１２６の回路
０８／９／２ ［第５５回］●ＨＬＴ命令の動作をクロックごとに実行させてみました●クロック毎の動作の様子です
０８／９／３ ［第５６回］●リセット回路●ＲＥＳＥＴの回路図です●パワーオンリセット回路●パワーオンリセットの波形です
０８／９／４ ［第５７回］●ＢＵＳＲＱ回路の説明です●ＢＵＳＲＱの回路図です●ＣＰＵがＢＵＳＲＱ信号を受け付けたときの写真です●ＢＵＳＲＱと、ＢＵＳＡＫの波形写真です
０８／９／５ ［第５８回］●いよいよ２枚目の基板の説明にかかります●最初はＩＮＲ、ＤＣＲ回路の説明です●ＩＮＲ、ＤＣＲ命令のデコード回路です●ＩＮＲ（ＤＣＲ）レジスタの回路です●ＳフラグとＺフラグ●Ｈ（ハーフキャリー）フラグ●あれ？Ｃ（キャリー）フラグがある？
０８／９／６ ［第５９回］●フラグレジスタの回路図です●７４ＨＣ７４は７４ＬＳ７４ではなかった！●７４ＬＳ７４の内部論理図です●７４ＨＣ７４の内部論理図です●７４ＨＣ７４の出力にはバッファがついている！●ＩＮＲ、ＤＣＲ命令の回路図です●ＩＮＲ／ＤＣＲ命令のタイミングチャートです
０８／９／７ ［第６０回］●大幅に加筆、および回路図の変更をいたしました●２枚目の試作基板が出来ました！
０８／９／８ ［第６１回］●ＪＭＰ命令の説明です●話の順番として、ＪＭＰ命令をデコードする回路です●２枚目の基板にある全命令のデコード回路です●ＪＭＰ命令のタイミングチャートです
０８／９／９ ［第６２回］●ＪＭＰ命令の回路図です●２番目の基板にＩＣを取り付けました
０８／９／１０ ［第６３回］●条件ＪＭＰ命令●条件ＪＭＰ命令（条件不成立のとき）のタイミングチャート●２枚目の基板に部品を全部実装しました
０８／９／１１ ［第６４回］●ＳＴＡ命令とＬＤＡ命令●ＳＴＡ命令、ＬＤＡ命令のタイミングチャートです●ＳＴＡ命令、ＬＤＡ命令の回路図です
０８／９／１２ ［第６５回］●ＬＸＩ命令●８０８０のニーモニックは不統一？●ＬＸＩ命令のタイミングチャートです●ＬＸＩ命令の回路図です
０８／９／１３ ［第６６回］●ＳＴＡＸ命令とＬＤＡＸ命令●インテルニーモニックとザイログニーモニック●ＳＴＡＸ命令、ＬＤＡＸ命令のタイミングチャートです●ＳＴＡＸ命令、ＬＤＡＸ命令の回路図です
０８／９／１４ ［第６７回］●スタックポインタ●スタック
０８／９／１５ ［第６８回］●ＳＰ（スタックポインタ）の回路図です
０８／９／１６ ［第６９回］●ＰＵＳＨ命令の説明です●ＰＵＳＨ命令の回路図です●ＰＵＳＨ命令のタイミングチャートです●ＡレジスタはＨｉｇｈかＬｏｗか？
０８／９／１７ ［第７０回］●ＰＯＰ命令の説明です●ＰＯＰ命令の動作●ＰＯＰ命令のタイミングチャートです●ＰＯＰ命令の回路図です●２枚目の基板の追加配線作業が完了しました
０８／９／１８ ［第７１回］●２枚目の基板が動き出しました！●ＬＸＩ Ｂ命令のクロックごとの動作の写真です
０８／９／１９ ［第７２回］●ＩＮＲ、ＤＣＲ命令について説明するつもりでしたが…●回路図の訂正です●ｄ３〜ｄ０の立ち上がりが遅い！
０８／９／２０ ［第７３回］●回路図の訂正（の続き）です
０８／９／２１ ［第７４回］●ＳＴＡ、ＬＤＡ、ＪＭＰ命令のクロック毎の動作を見ていきます●まずは、ＭＶＩ Ａ命令のクロック毎の動作の写真です●ＳＴＡ命令のクロック毎の動作の写真です
０８／９／２２ ［第７５回］●２回目のＭＶＩ命令の動作の写真（前回の続き）です●ＬＤＡ命令のクロック毎の動作の写真です
０８／９／２３ ［第７６回］●ＪＭＰ命令のクロック毎の動作の写真です
０８／９／２４ ［第７７回］●ついに！８０８０の詳細な技術資料をいただいてしまいました●ＩＮＲ、ＤＣＲ命令でもＰ（パリティフラグ）が変化することがはっきりしました●ＩＮＲ、ＤＣＲ命令はすでに説明済みでした
０８／９／２５ ［第７８回］●ＩＮＲ Ｂ命令のクロック毎の動作の写真です●また回路にミスがみつかりました●ＩＮＲレジスタの回路図を修正します●ＩＮＲ、ＤＣＲの回路図も変更します●またメールで教えていただきました
０８／９／２６ ［第７９回］●ＩＮＲ、ＤＣＲ命令のクロック毎の動作確認の準備です●ＬＸＩ Ｈ命令のクロック毎の動作の写真です●ＭＯＶ Ｍ，Ｈ命令のクロック毎の動作の写真です
０８／９／２７ ［第８０回］●ＩＮＲ Ｍ命令のクロック毎の動作の写真です●ＭＯＶ Ａ，Ｍ命令のクロック毎の動作の写真です
０８／９／２８ ［第８１回］●ＩＮＲ Ｌ命令のクロック毎の動作の写真です●ＤＣＲ Ｈ命令のクロック毎の動作の写真です
０８／９／２９ ［第８２回］●ＰＵＳＨ命令、ＰＯＰ命令のクロック毎の動作の写真を撮ったのですが…●ＰＵＳＨ、ＰＯＰはわざと組み合わせを変えることがある●スタックの値が変わってしまう？
０８／９／３０ ［第８３回］●ＰＵＳＨ命令回路の問題点（前回の続きです）●ＭＥＭＷＲ回路を変更しました●ＭＥＭＷＲ回路変更後のＰＵＳＨ命令のタイミングチャートです●ｒｅｇＷＲ回路変更後のＰＯＰ命令のタイミングチャートです
０８／１０／１ ［第８４回］●ＬＸＩ ＳＰ命令のクロック毎の動作の写真です●ＰＵＳＨ ＰＳＷ命令のクロック毎の動作の写真です●ＰＵＳＨ Ｈ命令のクロック毎の動作の写真です
０８／１０／２ ［第８５回］●ＰＯＰ ＰＳＷ命令のクロック毎の動作の写真です●ＰＯＰ Ｈ命令のクロック毎の動作の写真です
０８／１０／３ ［第８６回］●ＳＴＡＸ命令のクロック毎の動作の写真です●ＬＤＡＸ Ｄ命令のクロック毎の動作の写真です
０８／１０／４ ［第８７回］●条件ＪＭＰ命令のクロック毎の動作の写真です●ＪＺ命令のクロック毎の動作の写真です（１）●ＤＣＲ Ａ命令実行後のフラグの状態です●ＪＮＺ命令のクロック毎の動作の写真です（１）
０８／１０／５ ［第８８回］●ＪＮＺ命令のクロック毎の動作の写真です（２）●ＩＮＲ Ａ命令実行後のフラグの状態です●ＪＺ命令のクロック毎の動作の写真です（２）
０８／１０／６ ［第８９回］●ＪＰ命令のクロック毎の動作の写真です（１）●ＤＣＲ Ａ命令実行後のフラグの状態です●ＪＭ命令のクロック毎の動作の写真です（１）
０８／１０／７ ［第９０回］●ＪＭ命令のクロック毎の動作の写真です（２）●ＩＮＲ Ａ命令実行後のフラグの状態です●ＪＰ命令のクロック毎の動作の写真です（２）
０８／１０／８ ［第９１回］●ＸＣＨＧ命令の説明です●ＸＣＨＧ命令のタイミングチャートです●ＸＣＨＧ命令の回路図です
０８／１０／１０ ［第９２回］●ＸＣＨＧ命令のクロック毎の動作の写真です
０８／１０／１１ ［第９３回］●ＳＰＨＬ命令●ＰＣＨＬ命令●ＳＰＨＬ命令とＰＣＨＬ命令のタイミングチャートです●ＳＰＨＬ命令とＰＣＨＬ命令の回路図です
０８／１０／１２ ［第９４回］●ＳＰＨＬ命令のクロック毎の動作の写真です●ＰＣＨＬ命令のクロック毎の動作の写真です
０８／１０／１３ ［第９５回］●ＩＮＸ命令とＤＣＸ命令●ＩＮＸ命令、ＤＣＸ命令のタイミングチャートです●ＩＮＸ命令、ＤＣＸ命令の回路図です
０８／１０／１５ ［第９６回］●ＤＣＸ命令のクロック毎の動作の写真です●ＩＮＸ命令のクロック毎の動作の写真です●もう一度、ＩＮＸ命令のクロック毎の動作の写真です
０８／１０／１６ ［第９７回］●ＣＡＬＬ命令●ＣＡＬＬ命令のタイミングチャートです●ＣＡＬＬ命令の回路図です●条件ＣＡＬＬ命令
０８／１０／１７ ［第９８回］●ＲＥＴ命令●ＲＥＴ命令のタイミングチャートです●ＲＥＴ命令の回路図です●条件ＲＥＴ命令
０８／１０／１９ ［第９９回］●ＣＡＬＬ命令のクロック毎の動作の写真です●ＭＯＶ Ｂ，Ａ命令のクロック毎の写真です●ＲＥＴ命令のクロック毎の動作の写真です
０８／１０／２１ ［第１００回］●ＸＴＨＬ命令●ＸＴＨＬ命令のタイミングチャートです●ＸＴＨＬ命令の回路図です０８／１０／２３ ［第１０１回］●ＸＴＨＬ命令のクロック毎の動作の写真です●ＰＯＰ Ｂ命令のクロック毎の写真です
０８／１０／２５ ［第１０２回］●ＸＴＨＬ命令のクロック動作（Ｔ１５）の異常の原因がわかりました
０８／１０／２６ ［第１０３回］●Ｑｅ出力について、タイミングチャートで説明します
０８／１０／２９ ［第１０４回］●ＬＨＬＤ命令●ＳＰ（スタックポインタ）を利用する●ＬＨＬＤ命令のタイミングチャートです●ＳＨＬＤ命令●ＳＨＬＤ命令のタイミングチャートです●ＬＨＬＤ命令とＳＨＬＤ命令の回路図です
０８／１１／１ ［第１０５回］●ＳＨＬＤ命令のクロック毎の動作の写真です●ＬＨＬＤ命令のクロック毎の写真です
０８／１１／４ ［第１０６回］●ＩＮ命令とＯＵＴ命令●メモリ空間は１６ビットですがＩ／Ｏは８ビットです●メモリとＩ／Ｏがぶつかってしまわない理由●ＩＮ命令とＯＵＴ命令はＡレジスタだけ●ＩＮ命令とＯＵＴ命令のタイミングチャートです●ＩＮ命令とＯＵＴ命令の回路図です
０８／１１／７ ［第１０７回］●ＩＮ命令とＯＵＴ命令の動作テスト●Ｉ／Ｏといえば８２Ｃ５５が定番です●８２Ｃ５５の簡単な説明です●動作テストプログラムです
０８／１１／８ ［第１０８回］●テスト用回路の構成●メモリアドレスは下位８ビットだけ？
０８／１１／１０ ［第１０９回］●ＯＵＴ命令とＩＮ命令のクロック毎の動作の写真です
０８／１１／１２ ［第１１０回］●今まで説明してきた命令を整理してみました●作るべきか、それとも、作らざるべきか。それが問題だ…●しかし、悪魔のささやきが…●ついに、試作２号基板です！
０８／１１／１４ ［第１１１回］●試作２号基板の仕様などについて●メモリとスイッチをつけました
０８／１１／１６ ［第１１２回］●試作２号基板のＩＣの使用個数
０８／１１／１７ ［第１１３回］●試作２号基板の配線図をプリントアウトしました●図面をカットして貼り合わせました●こちらは回路図の写真です
０８／１１／１９ ［第１１４回］●なにしろ大変な作業ですので…●どうしてここまでやるのでしょう？
０８／１１／２２ ［第１１５回］●チェック作業の進行状況の中間報告です
０８／１１／２４ ［第１１６回］●もうあと、一息です
０８／１１／２６ ［第１１７回］●チェック作業が終わりました
０８／１１／２８ ［第１１８回］●試作２号基板の最終図面。のはずだったのですが…
０８／１１／２９ ［第１１９回］●８２Ｃ５５は止めましょう●では、何を追加するつもりなのでしょう？●いっそ、ＴＫ−８０にしてしまいましょう！●それでは、実装するためのスペースの確保です
０８／１２／１ ［第１２０回］●「ＴＫ８０」の回路です●まずは７ｓｅｇＬＥＤの説明から●ＴＴＬロジックではＬＥＤドライブには７４ＬＳ４７を使います●７ｓｅｇＬＥＤの表示を８ビットデータでおこなう
０８／１２／３ ［第１２１回］●７ｓｅｇＬＥＤ表示回路はダイナミックドライブです●７ｓｅｇ表示回路はＤＭＡを利用します
０８／１２／５ ［第１２２回］●７ｓｅｇＬＥＤ表示回路を手直ししました●７４ＨＣ３７３と７４ＨＣ３７４、見かけは同じ、ですが中身は大きく違います●７４ＨＣ３７３のデータシート（部分）です●７４ＨＣ３７４のデータシート（部分）です●７４ＨＣ３７３の場合のタイミングチャートです●７４ＨＣ３７４の場合のタイミングチャートです●そこで、今回の回路図になりました●７４ＬＳ１４５のデータシート（部分）です
０８／１２／８ ［第１２３回］●キーマトリクス回路の説明です●７４ＨＣ１３８のデータシート（部分）です
０８／１２／１０ ［第１２４回］●７ｓｅｇＬＥＤ表示回路の更なる改良です●改良後の７ｓｅｇＬＥＤ表示回路です●７４ＨＣ１９１のデータシート（部分）です
０８／１２／１３ ［第１２５回］●ＴＫ８０の資料をいただいてしまいました！●ＴＫ８０の７ｓｅｇＬＥＤ表示回路●「つくるＣＰＵ」のＬＥＤ表示回路の説明です
０８／１２／１５ ［第１２６回］●ＲＣ発振回路の動作の説明です●インバータの入力が＋２．５Ｖを越えると、とんでもないことがおきてしまいます！●コンデンサが２階に？●放電し終わって、Ｃ１の電圧が０Ｖになったら、そこで止まる？●インバータの入力が＋２．５Ｖ以下になると、ふたたび、とんでもないことが…●今度は、コンデンサが地下に？
０８／１２／１７ ［第１２７回］●ＲＣ発振回路の動作の説明（その２）です●ＣＭＯＳゲートの入力端子に電気は流れないはずだった、のですが…●クランプダイオード●それなら、安心だ…●７４ＨＣシリーズの「絶対最大定格」●でも、参考までに…。なにごとも実験です
０８／１２／１８ ［第１２８回］●試作２号基板の配線図ができあがりました●基板屋さんにガーバーデータを送りました●やれやれ、またか…
０８／１２／２０ ［第１２９回］●追加した回路部分です。さてこれは何でしょう？●そこのところの、回路図です●シリアル変換にはＰＩＣを使います●余談ですが…
０８／１２／２２ ［第１３０回］●メモリ（ＲＯＭとＲＡＭ）と入力スイッチの回路図です●ＲＯＭのアドレスとＲＡＭのアドレス●プログラム＆データ入力スイッチ●せっかくなので、ＲＡＭはバックアップしておきたい…●ＲＡＭのバックアップはＣＥの禁止が必要●プロテクトスイッチの代わりに、トランジスタを使います
０８／１２／２４ ［第１３１回］●ＡＬＵについて●７４ＨＣ１８１●７４ＨＣ２８３
０８／１２／２６ ［第１３２回］●７４ＨＣ２８３の真理表の説明です●表のＨ、Ｌを１、０に置き換えてみます●じつは、論理回路なのです●加算回路の論理的考察●Ｈａｌｆ Ａｄｄｅｒ回路
０８／１２／２８ ［第１３３回］●Ｆｕｌｌ Ａｄｄｅｒ回路●Ｆｕｌｌ Ａｄｄｅｒ回路です●４ビットのＦｕｌｌ Ａｄｄｅｒ回路です●７４ＨＣ２８３の内部論理回路図です
０８／１２／３０ ［第１３４回］●試作基板ができてきました！
［日付順目次２（２００９年）］へ
ホームページトップへ戻る